[發明專利]形成精細圖案的方法

有效

• 申請號: 201010508383.5
• 申請日: 2010-10-15
• 公開（公告）號: CN102208330A
• 公開（公告）日: 2011-10-05
• 發明（設計）人: 樸昌漢;李銀荷
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/311;H01L21/31
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;黃啟行

相關申請的交叉引用

本申請要求在2010年3月29日提交的韓國專利申請No.10-2010-0028175的優先權，其全部內容通過引用包含在本文中。

技術領域

本發明的示例性實施例涉及制造半導體器件的技術，更具體而言，涉及形成半導體器件的精細圖案的方法。

背景技術

由于半導體裝置集成度越來越高，圖案的線寬變得越來越窄。然而，使用傳統的光致抗蝕劑技術，由于曝光設備在分辨率上存在限制，因此難以形成使用40nm以下工藝的半導體器件的圖案。

為解決此問題，可以使用雙圖案化技術(Double?Patterning?Technology，DPT)工藝和間隔件圖案化技術(Spacer?Patterning?Technology，SPT)工藝。DPT工藝包括雙曝光刻蝕技術(Double?Exposure?Etch?Technology，DE2T)工藝和使具有目標圖案周期兩倍寬的周期的圖案曝光并執行刻蝕工藝的工藝。

DE2T工藝因使用兩個掩模而導致的額外工藝，可能變得相對復雜，且DE2T工藝帶來這樣的問題，即，當兩個掩模之間出現對準不良時可能無法正確地形成圖案。

因此，通常希望使用SPT工藝。因為SPT工藝只使用一次供形成圖案用的工藝，所以可以緩解與掩模之間的對準不良有關的問題。

然而，在使用SPT工藝時，用于切割線狀圖案的工藝和用于將外圍區圖案化的工藝被用來形成限定有源區的隔離層圖案，通常要使用額外的掩模來執行額外的掩模工藝和額外的刻蝕及沉積工藝。

額外的掩模通常會顯著地增加成本，并降低半導體器件制造工藝中的生產率。

因此，提供一種用于簡化SPT工藝的方法以便降低制造成本并提高生產率是有利的。

發明內容

本發明的實施例涉及用于形成精細圖案的方法，所述方法可以提高間隔件圖案化技術(SPT)工藝期間的批量生產率和工藝余量。

根據本發明的一個實施例，一種方法包括以下步驟：在遍布第一區和第二區地延伸的刻蝕目標層之上形成硬掩模層；在第一區的硬掩模層之上形成犧牲層圖案；在犧牲層圖案的側壁上形成間隔件圖案之后，去除犧牲層圖案；利用間隔件圖案作為刻蝕阻擋層，選擇性地刻蝕第一區的硬掩模層，并保護第二區的硬掩模層免于被刻蝕；去除所述間隔件圖案；在第一區和第二區的硬掩模層之上形成切割掩模圖案；利用切割掩模圖案作為刻蝕阻擋層，來刻蝕第一區和第二區的硬掩模層；去除切割掩模圖案；以及通過利用第一區和第二區的硬掩模層作為刻蝕阻擋層并對刻蝕目標層進行刻蝕，分別在第一區和第二區中形成圖案。

選擇性地刻蝕第一區的硬掩模層的步驟可以包括以下步驟：在第二區的硬掩模層之上形成掩模圖案，其中所述掩模圖案使第一區暴露；以及使用間隔件圖案和掩模圖案來刻蝕第一區的硬掩模層。所述掩模圖案可以是利用從I線(I-Line)光源、KrF光源和ArF光源中選取的任何一種光源進行曝光而形成的光致抗蝕劑層圖案。

形成硬掩模層和犧牲層圖案的步驟可以包括以下步驟：在硬掩模層之上形成犧牲層；在犧牲層之上形成抗反射層；在第一區的抗反射層之上形成第一掩模圖案；以及使用第一掩模圖案作為刻蝕阻擋層并刻蝕犧牲層，來形成犧牲層圖案。可以通過浸入式光刻工藝來形成第一掩模圖案。硬掩模層是多晶硅層或具有層疊的氧氮化硅層和多晶硅層的疊層。犧牲層圖案可以由非晶碳層或旋涂碳(SOC)層形成。

間隔件圖案可以具有關于所述犧牲層圖案和所述硬掩模層的刻蝕選擇性。間隔件圖案可以是氧化物層或氮化物層。犧牲層圖案可以是光致抗蝕劑層圖案。間隔件圖案可以是低溫氧化物層。

形成間隔件圖案的步驟可以包括以下步驟：在包括犧牲層圖案的結構的輪廓之上形成用于形成間隔件的絕緣層；以及以使得用于形成間隔件的絕緣層保留在犧牲層圖案的側壁上的方式刻蝕用于形成間隔件的絕緣層。可以利用原子層沉積(ALD)工藝來形成用于形成間隔件的絕緣層。

切割掩模圖案可以是通過執行基于浸入式光刻技術的圖案化工藝而獲得的光致抗蝕劑層圖案。切割掩模圖案可以分別在第一區和第二區中限定不同圖案。切割掩模圖案可以被用于刻蝕硬掩模層以便在第一區中形成孔圖案，其中所述硬掩模層在第二區中限定線狀的圖案。線狀圖案可以限定第二區的有源區。

所述方法還可以包括以下步驟：在形成切割掩模圖案之前，在第一區和第二區的硬掩模層之上形成平坦化層。所述平坦化層可以是旋轉涂覆(SOC)層或旋涂電介質(SOD)層。平坦化層可以被形成為比所述硬掩模層厚。所述方法還可以包括如下步驟：在形成切割掩模圖案之前，在平坦化層上形成抗反射層。