[發明專利]LDMOS器件結構及其制作方法

無效

• 申請號: 201010505593.9
• 申請日: 2010-10-13
• 公開（公告）號: CN102446968A
• 公開（公告）日: 2012-05-09
• 發明（設計）人: 張帥;王海軍
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及一種半導體器件結構，尤其是一種LDMOS器件結構。本發明還涉及一種半導體器件的制作方法，尤其是一種LDMOS器件結構的制作方法。

背景技術

LDMOS是目前RF射頻工藝中的常用器件之一。基于LDMOS可以形成低成本，高性能高集成度的RFLDMOS被應用于高頻通信領域以及其他對于速度要求很高的應用領域。普通的RFLDMOS結構如圖1所示。為了提高器件的響應頻率，如何降低絕緣區的寄生電容是一個主要的技術難點。為了降低絕緣區的寄生電容，通常的做法是大幅度增加場區的氧化膜厚度。通常典型的應用于2.4GHZ以上的RFLDMOS，氧化膜厚度通常大于1um。同時由于要求的場氧厚度太厚，無法用STI工藝實現，往往使用LOCOS工藝來形成，因此場氧化完成后，基板高低起伏很大，對后續工藝造成了極大制約，因此無法實現小尺寸的器件生產。比如對于0.5um應用于2.4GHZ的RFLDMOS，場氧厚度通常大于1um，典型的為2～3um。此時場氧高于基板0.5um，此時對于0.5um的柵，其光刻工藝窗口為0.8～1um，受到基板高低起伏很大，CD控制能力很差，成品率很低，導致該類型的RFLDMOS生產成本很高。而且基于此種結構，要實現0.5um以下的柵極幾乎沒有可能。同時由于場氧通常使用熱氧化形成，因此無法在隔離區形成空氣間隙進一步降低電容，因此工藝性能也受到一定限制。

發明內容

本發明所要解決的技術問題是提供一種LDMOS器件結構及其制作方法，降低寄生電容，降低表面高低起伏，降低后續工藝難度，實現小尺寸的柵極器件的生產。

為解決上述技術問題，本發明LDMOS器件結構的技術方案是，包括MOS管單元，所述MOS管單元的源區和漏區外側都設置有隔離區，所述隔離區材料為二氧化硅，所述隔離區包括有多個隔離槽，將MOS管單元與周圍隔離，所述隔離區的高度不高于所述MOS管單元柵極的高度。

本發明還公開了一種上述LDMOS器件結構的制作方法，其技術方案是，包括如下步驟：

步驟1，在sub上通過外延形成器件與襯底的隔離層，然后通過注入形成器件連接到襯底的連接層；

步驟2，成長SiO₂作為硬掩膜，利用光刻形成隔離區的多個深槽圖形，然后通過干法刻蝕基板形成深槽；

步驟3，通過高溫推阱，消耗深槽之間的硅，形成二氧化硅絕緣層；

步驟4，化學藥液去除晶片表面的二氧化硅，然后進行后續制作源、漏、柵的工藝。

本發明通過更厚的場氧化層，以及隔離槽的間隙結構降低了寄生電容，同時降低了表面高低起伏，降低了后續工藝難度，實現小尺寸的柵極器件的生產。

附圖說明

下面結合附圖和實施例對本發明作進一步詳細的說明：

圖1為現有的LDMOS器件的結構示意圖；

圖2為本發明LDMOS器件的結構示意圖；

圖3～圖8為本發明LDMOS器件結構的制作方法各步驟的示意圖。

圖中附圖標記為，1.襯底；2.外延層；3.連接層；4.隔離區；5.源區；6.漏區；7.柵氧；8.柵極；9.隔離槽；10.二氧化硅；11.硬掩膜；12.光刻膠。

具體實施方式

本發明公開了一種LDMOS器件結構，如圖2～圖8所示，包括MOS管單元，所述MOS管單元的源區5和漏區6外側都設置有隔離區4，所述隔離區4材料為二氧化硅，所述隔離區4包括有多個隔離槽9，將MOS管單元與周圍隔離，所述隔離區4的高度不高于所述MOS管單元柵極8的高度。

所述隔離槽9中有空氣間隙。

所述隔離槽9為深槽。

本發明還公開了一種上述LDMOS器件結構的制作方法，如圖3～圖8所示，包括如下步驟：

步驟1，如圖3所示，在sub上通過外延形成器件與襯底1的隔離層2，然后通過注入形成器件連接到襯底1的連接層3；

步驟2，如圖4和圖5所示，成長SiO₂作為硬掩膜11，利用光刻形成隔離區4的多個深槽圖形，然后通過干法刻蝕基板形成深隔離槽9；

步驟3，如圖6所示，通過高溫推阱，消耗隔離槽9之間的硅，形成二氧化硅絕緣層；

步驟4，如圖7和圖8所示，化學藥液去除晶片表面的二氧化硅10，然后進行后續制作源、漏、柵的工藝。