[發(fā)明專利]RFLDMOS器件中自對準(zhǔn)低電阻柵極的制備方法無效
| 申請?zhí)枺?/td> | 201010504064.7 | 申請日: | 2010-10-12 |
| 公開(公告)號: | CN102543695A | 公開(公告)日: | 2012-07-04 |
| 發(fā)明(設(shè)計)人: | 張帥;遇寒;孫勤;王海軍 | 申請(專利權(quán))人: | 上海華虹NEC電子有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28 |
| 代理公司: | 上海浦一知識產(chǎn)權(quán)代理有限公司 31211 | 代理人: | 丁紀(jì)鐵 |
| 地址: | 201206 上*** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | rfldmos 器件 對準(zhǔn) 電阻 柵極 制備 方法 | ||
技術(shù)領(lǐng)域
本發(fā)明涉及一種RFLDMOS器件中自對準(zhǔn)低電阻柵極的制備方法。
背景技術(shù)
隨著無線通信應(yīng)用需求的迅速增長,RF?LDMOS功率器件變得越來越重要。RF?LDMOS功率器件不但具有良好的電學(xué)特性,而且可以與現(xiàn)有CMOS集成電路工藝完全兼容,易于實現(xiàn)大規(guī)模射頻(RF)集成電路。但由于傳統(tǒng)RF?LDMOS器件多采用重?fù)诫s的傳統(tǒng)多晶硅柵電阻,其電阻率約40~100歐姆/cm,這在一定程度上限制了RF?LDMOS器件在高速高頻方面的應(yīng)用。
柵的電阻增加在寬的器件驅(qū)動大的互連線能力中引起顯著的延遲。柵電阻隨器件尺寸的減小而增加,這是因為柵的長度變得越來越短,并且由于邊緣效應(yīng),也就是說窄的柵線條比寬的柵線條的方塊電阻高。多晶硅柵的第二個問題是即使它們重?fù)诫s,在與氧化層之間有不可忽略的柵電壓降。隨著電壓的積累和柵氧厚度的減小,柵損失的部分電壓變得越來越重要,這種現(xiàn)象稱為“多晶硅耗盡”。第三個考慮的是在器件制造中,摻雜劑從柵向溝道的擴(kuò)散。對厚的柵氧,摻雜劑從柵向溝道的擴(kuò)散被有效的抑止了。隨著柵氧變得越來越薄,避免摻雜劑通過柵氧向溝道的擴(kuò)散已經(jīng)成為重要的工藝約束條件,它最終會影響器件的性能。
為了降低電阻率,常用的方法是使多晶硅形成金屬硅化物,常用的為WSi。但是典型的WSi的電阻率為5~20歐姆/cm,雖然有所降低,但還是無法滿足高速或高頻的需求。因此通常對于此類器件不采用WSi,而是用金屬柵器件的特殊材料。金屬柵具有非常小的電阻和最小的RC時間常數(shù),目前可行的材料包括鉭(Tantalum)、鎢、氮化鉭(Tantalum?Nitride),或是氮化鈦(Titalium?Nitride)。但由于金屬柵制作工藝復(fù)雜,其產(chǎn)量受到極大限制。因此絕大多數(shù)工廠多晶硅電阻受到工藝成本的限制都不能做到很小的水平,因此基于硅的高速高頻器件很難大規(guī)模量產(chǎn)。
傳統(tǒng)的金屬柵(氮化鈦,Titalium?Nitride)制備工藝流程為:先沉積多晶硅;接著刻蝕多晶硅形成柵極;而后側(cè)墻形成;緊接著是自對準(zhǔn)源漏區(qū)注入;之后光刻用掩膜版定義需要形成低電阻的區(qū)域;最后淀積金屬鈦,經(jīng)過兩次退火形成低電阻的金屬柵。在上述傳統(tǒng)的制備方法中,形成低電阻的區(qū)域是通過光刻工藝定義出來的,存在套刻對準(zhǔn)的偏差,因此限制了器件尺寸的縮小。
發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種RFLDMOS器件中自對準(zhǔn)低電阻柵極的制備方法,其能采用自對準(zhǔn)的方法制備出低電阻的柵極。
為解決上述技術(shù)問題,本發(fā)明的RFLDMOS器件中自對準(zhǔn)低電阻柵極的制備方法,在襯底上形成的多晶硅柵極后,包括如下步驟:
步驟一,在襯底上淀積介質(zhì)層;
步驟二,在所述介質(zhì)層上淀積有機填充材料,所述有機填充材料為抗反射材料或光刻膠;
步驟三,刻蝕去除所述多晶硅柵極上面的介質(zhì)層及有機填充材料,并在所述柵極兩側(cè)形成側(cè)墻;
步驟四,去除在源區(qū)和漏區(qū)上的有機填充材料、介質(zhì)層和柵氧,然后淀積與所述硅形成合金的金屬;
步驟五,經(jīng)過退火處理在所述多晶硅柵極、源區(qū)和漏區(qū)上形成硅合金。
本發(fā)明的制備方法中,利用柵極本身高度形成的臺階,通過沉積介質(zhì)層,形成了器件的側(cè)墻,同時柵極的高度差仍然存在;隨后淀積具有流動性的有機填充材料,形成了在源漏區(qū)較厚的淀積厚度和在較高的多晶硅柵區(qū)淀積形成較薄的厚度;然后利用刻蝕工藝,去除多晶硅柵區(qū)的有機填充材料和介質(zhì)層,而在源漏區(qū)遺留部分有機填充材料和介質(zhì)層;隨后將源區(qū)和漏區(qū)上的有機填充材料、介質(zhì)層和柵氧去除以露出硅表面,剩下的介質(zhì)層作為金屬淀積的阻擋層,隨后淀積金屬,經(jīng)過退火處理,在多晶硅柵極、源區(qū)和漏區(qū)上形成低電阻的硅合金。本發(fā)明的制備方法將低電阻柵和側(cè)墻工藝同時集成,提高了器件的高頻特性,減少了器件尺寸對工藝的依存性,同時簡化了工藝流程,降低工藝成本。
附圖說明
下面結(jié)合附圖與具體實施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明:
圖1為本發(fā)明的制備方法示意圖;
圖2為本發(fā)明的制備方法中柵極形成后的結(jié)構(gòu)示意圖;
圖3為本發(fā)明的制備方法中淀積氧化層后的結(jié)構(gòu)示意圖;
圖4為本發(fā)明的制備方法中淀積有機填充材料后的結(jié)構(gòu)示意圖;
圖5為本發(fā)明的制備方法中去除柵極上的氧化層和有機填充材料后的結(jié)構(gòu)示意圖;
圖6為本發(fā)明的制備方法中在柵極上形成硅合金后的結(jié)構(gòu)示意圖。
具體實施方式
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹NEC電子有限公司,未經(jīng)上海華虹NEC電子有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010504064.7/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 對準(zhǔn)標(biāo)記,對準(zhǔn)方法和對準(zhǔn)系統(tǒng)
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 對準(zhǔn)裝置、用于這樣的對準(zhǔn)裝置的對準(zhǔn)元件和對準(zhǔn)方法
- 對準(zhǔn)標(biāo)記及其對準(zhǔn)方法
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 使用物理對準(zhǔn)標(biāo)記和虛擬對準(zhǔn)標(biāo)記進(jìn)行對準(zhǔn)
- 對準(zhǔn)裝置和對準(zhǔn)方法
- 對準(zhǔn)裝置及對準(zhǔn)方法





