[發(fā)明專(zhuān)利]一種鰭型隧穿晶體管集成電路及其制造方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 201010293306.2
• 申請(qǐng)日: 2010-09-27
• 公開(kāi)（公告）號(hào): CN101969061A
• 公開(kāi)（公告）日: 2011-02-09
• 發(fā)明（設(shè)計(jì)）人: 臧松干;劉昕彥;王鵬飛;張衛(wèi)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 復(fù)旦大學(xué)
• 主分類(lèi)號(hào): H01L27/088
• 分類(lèi)號(hào): H01L27/088;H01L29/10;H01L21/786
• 代理公司: 上海正旦專(zhuān)利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于30納米以下的半導(dǎo)體集成電路制造技術(shù)領(lǐng)域，具體涉及一種半導(dǎo)體集成電路及其制造方法，特別涉及一種鰭型隧穿晶體管（Fin-TFET）集成電路及其制造方法。

背景技術(shù)

金屬-氧化物-硅場(chǎng)效應(yīng)晶體管（MOSFET）被廣泛應(yīng)用于各種電子產(chǎn)品之中。隨著集成電路技術(shù)的發(fā)展，MOSFET的尺寸越來(lái)越小，單位陣列上的晶體管密度也越來(lái)越高。隨之而來(lái)的短溝道效應(yīng)也愈加明顯。如何降低便攜設(shè)備的功耗，成了半導(dǎo)體技術(shù)領(lǐng)域的一個(gè)研究熱點(diǎn)。如今的集成電路器件技術(shù)節(jié)點(diǎn)已經(jīng)處于50納米左右，MOSFET源漏極之間的漏電流，隨著溝道長(zhǎng)度的縮小而迅速上升。特別是當(dāng)溝道長(zhǎng)度下降到30納米以下時(shí)，有必要使用新型的器件以獲得較小的漏電流，從而降低芯片功耗。比如，采用隧穿場(chǎng)效應(yīng)晶體管，可以減少源漏極間的漏電流。

解決上述問(wèn)題的方案之一就是采用隧穿場(chǎng)效應(yīng)晶體管（TFET）結(jié)構(gòu)。和傳統(tǒng)的MOSFET相比，隧穿場(chǎng)效應(yīng)晶體管可以進(jìn)一步縮小電路的尺寸，具有低漏電流、低亞閾值擺幅、低功耗等優(yōu)異特性。圖1是平面的隧穿場(chǎng)效應(yīng)晶體管的結(jié)構(gòu)圖。在硅襯底100上，所示101為器件開(kāi)啟時(shí)的電流溝道，102為器件的源區(qū)，103為器件的漏區(qū)，104為器件的柵極，105為柵極側(cè)墻，106為柵氧化層。對(duì)于N型的隧穿型場(chǎng)效應(yīng)晶體管，源區(qū)為P型摻雜，漏區(qū)為N型摻雜，當(dāng)柵極和漏極分別加正電壓時(shí)，晶體管開(kāi)啟。此時(shí)，漏極的正電壓使得漏區(qū)與源區(qū)形成一個(gè)反向偏置的二極管，因而降低了漏電流。而柵極正電壓使得襯底本征區(qū)的能帶下降，進(jìn)而襯底與源區(qū)之間的能帶輪廓變得更加陡峭，導(dǎo)帶與價(jià)帶之間的距離縮小，從而源區(qū)的價(jià)帶電子容易隧穿到溝道反型區(qū)的導(dǎo)帶，最終形成了溝道電流。對(duì)于P型的隧穿型場(chǎng)效應(yīng)晶體管，其工作原理與N型的相似，所不同的是其柵極和漏極（P型摻雜區(qū)）分別加負(fù)電壓時(shí)，晶體管處于工作狀態(tài)。

盡管平面型隧穿場(chǎng)效應(yīng)晶體管的漏電流低于傳統(tǒng)的MOS管，可以大大降低芯片的功耗，但是其驅(qū)動(dòng)電流相比MOS管也小二、三個(gè)數(shù)量級(jí)，限制了器件的性能，因此有必要使用新型的器件來(lái)獲得更大的驅(qū)動(dòng)電流。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提出一種新型結(jié)構(gòu)的隧穿場(chǎng)效應(yīng)晶體管及其制備方法，以得到較大的驅(qū)動(dòng)電流。

為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了一種采用新型結(jié)構(gòu)隧穿晶體管的集成電路，在使用SOI襯底的基礎(chǔ)上，該新型器件采用鰭型柵結(jié)構(gòu)，并且采用高k介質(zhì)作為柵介質(zhì)，采用低k介質(zhì)作為邊墻材料。

本發(fā)明還提出了上述鰭型隧穿晶體管集成電路的制造方法，具體步驟包括：

提供一個(gè)絕緣體上的硅襯底；

氧化形成一層氧化硅薄膜；

形成第一層光刻膠；

掩膜、曝光、刻蝕形成需摻雜的圖形；

在所述襯底內(nèi)形成具有第一種摻雜類(lèi)型的摻雜區(qū)；

剝除第一層光刻膠；

形成第二層光刻膠；

掩膜、曝光、刻蝕形成需摻雜的圖形；

在所述襯底內(nèi)形成具有第二種摻雜類(lèi)型的摻雜區(qū)；

剝除所述第二層光刻膠；

掩膜、曝光、刻蝕絕緣體上的硅層形成鰭型結(jié)構(gòu)；

形成第一層絕緣薄膜；

形成第一層導(dǎo)電薄膜；

掩膜、曝光、刻蝕所述第一層導(dǎo)電薄膜形成器件的柵極；

形成第二層絕緣薄膜；

自對(duì)準(zhǔn)刻蝕所述第二層絕緣薄膜形成柵極側(cè)墻；

刻蝕所述第一層絕緣薄膜；

形成第三層絕緣薄膜；

掩膜、曝光、刻蝕所述第三層絕緣薄膜形成接觸孔；

形成金屬接觸。

進(jìn)一步地，所述的第一層絕緣薄膜為T(mén)a₂O₅、Pr₂O₃、TiO₂、HfO₂、ZrO₂等高介電常數(shù)介質(zhì)。所述的第二層絕緣薄膜為氧化硅、氮化硅或者為有機(jī)絕緣體等低介電常數(shù)介質(zhì)。所述的第三層絕緣薄膜為氧化硅、氮化硅或者為他們之間相混合的絕緣材料。所述的第一層導(dǎo)電薄膜為金屬、合金或者為摻雜的多晶硅。

更進(jìn)一步地，所述的第一種摻雜類(lèi)型為n型；第二種摻雜類(lèi)型p型；或者，所述的第一種摻雜類(lèi)型為p型；第二種摻雜類(lèi)型n型。

本發(fā)明所提出的隧穿晶體管集成電路在提高集成電路驅(qū)動(dòng)電流的同時(shí)，可以加快集成電路的開(kāi)關(guān)速度，降低芯片功耗。本發(fā)明所提出的隧穿晶體管集成電路非常適用于集成電路芯片的制造，特別是低功耗芯片的制造。

附圖說(shuō)明

圖1為現(xiàn)有技術(shù)的一種平面結(jié)構(gòu)的隧穿晶體管的截面圖。