[發(fā)明專利]快閃存儲器的制造方法

有效

• 申請?zhí)枺?/td>: 201010292464.6
• 申請日: 2010-09-19
• 公開（公告）號: CN102412206A
• 公開（公告）日: 2012-04-11
• 發(fā)明（設(shè)計）人: 楊蕓
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/8247
• 分類號: H01L21/8247
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 駱蘇華

1.一種快閃存儲器的制造方法，其特征在于，包括：

提供半導(dǎo)體結(jié)構(gòu)，所述半導(dǎo)體結(jié)構(gòu)包括存儲單元陣列區(qū)以及外圍電路區(qū)，

所述存儲單元陣列區(qū)以及外圍電路區(qū)分別具有柵極結(jié)構(gòu)；

在存儲單元陣列區(qū)以及外圍電路區(qū)的柵極結(jié)構(gòu)表面形成絕緣側(cè)壁；

僅在所述外圍電路區(qū)的絕緣側(cè)壁表面形成犧牲側(cè)壁，然后進(jìn)行離子摻雜工藝，以形成外圍電路區(qū)的有源區(qū)。

2.如權(quán)利要求1所述的側(cè)壁形成方法，其特征在于，所述外圍電路區(qū)包括第一器件區(qū)以及第二器件區(qū)，在外圍電路區(qū)的絕緣側(cè)壁表面先形成犧牲側(cè)壁然后制作有源區(qū)的步驟包括：

在已形成絕緣側(cè)壁的存儲單元陣列區(qū)以及外圍電路區(qū)表面形成第一犧牲介質(zhì)層；

刻蝕位于第一器件區(qū)的第一犧牲介質(zhì)層，在第一器件區(qū)的絕緣側(cè)壁表面形成第一犧牲側(cè)壁，并利用圖形化的光刻膠在第一器件區(qū)內(nèi)進(jìn)行第一離子摻雜工藝；

去除所述光刻膠、第一犧牲介質(zhì)層以及第一犧牲側(cè)壁；

在所述存儲單元陣列區(qū)以及外圍電路區(qū)表面形成第二犧牲介質(zhì)層；

刻蝕位于第二器件區(qū)的第二犧牲介質(zhì)層，在第二器件區(qū)的絕緣側(cè)壁表面形成第二犧牲側(cè)壁，并利用圖形化的光刻膠在第二器件區(qū)內(nèi)進(jìn)行第二離子摻雜工藝，所述第二離子摻雜工藝與第一離子摻雜工藝的摻雜類型相反；

去除所述光刻膠、第二犧牲介質(zhì)層以及第二犧牲側(cè)壁。

3.如權(quán)利要求1所述的制造方法，其特征在于，所述絕緣側(cè)壁的材質(zhì)為氮化硅、氧化硅或其組合。

4.如權(quán)利要求3所述的制造方法，其特征在于，所述絕緣側(cè)壁為氧化硅-氮化硅-氧化硅復(fù)合結(jié)構(gòu)。

5.如權(quán)利要求2所述的制造方法，其特征在于，所述第一器件區(qū)為NMOS晶體管區(qū)，所述第二器件區(qū)為PMOS晶體管區(qū)。

6.如權(quán)利要求5所述的制造方法，其特征在于，形成外圍電路區(qū)的有源區(qū)包括：分別在NMOS晶體管區(qū)以及PMOS晶體管區(qū)內(nèi)進(jìn)行N型離子摻雜以及P型離子摻雜。

7.如權(quán)利要求2所述的制造方法，其特征在于，所述第一犧牲介質(zhì)層以及第二犧牲介質(zhì)層的材質(zhì)均為無定形碳。

8.如權(quán)利要求7所述的制造方法，其特征在于，所述去除光刻掩模、第一犧牲介質(zhì)層、第二犧牲介質(zhì)層以及第一犧牲側(cè)壁、第二犧牲側(cè)壁包括：在氧氣等離子體環(huán)境下，進(jìn)行灰化工藝。

9.如權(quán)利要求8所述的制造方法，其特征在于，所述灰化工藝的溫度范圍為100℃～350℃。

10.如權(quán)利要求1所述的制造方法，其特征在于，還包括在存儲單元陣列區(qū)進(jìn)行離子摻雜形成有源區(qū)的步驟。