[發(fā)明專利]一種SOI襯底和具有SOI襯底的半導(dǎo)體器件及其形成方法

無效

• 申請(qǐng)?zhí)枺?/td>: 201010291541.6
• 申請(qǐng)日: 2010-09-25
• 公開（公告）號(hào): CN102412180A
• 公開（公告）日: 2012-04-11
• 發(fā)明（設(shè)計(jì)）人: 鐘匯才;梁擎擎
• 申請(qǐng)（專利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762;H01L29/06
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 馬佑平

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體設(shè)計(jì)及其制造領(lǐng)域，特別涉及一種SOI(Semiconductor?on?Insulator，絕緣體上半導(dǎo)體)襯底和具有SOI襯底的半導(dǎo)體器件及其形成方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的持續(xù)發(fā)展，SOI技術(shù)由于能夠顯著提高器件和集成電路性能而備受青睞。所謂SOI技術(shù)，即將MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)器件形成在位于絕緣體之上的半導(dǎo)體薄膜上。如圖1所示，一個(gè)典型的SOI襯底從下至上依次包括半導(dǎo)體襯底10(如體硅)、絕緣層20(如埋氧層氧化硅)和半導(dǎo)體薄膜30(如活性硅)，其中，活性硅層可嵌入淺溝槽隔離(STI)40。

目前有兩種SOI器件：部分耗盡型SOI(PDSOI，partially-depleted?SOI)器件和完全耗盡型SOI(FDSOI，fully-depleted?SOI)器件。其中，相比于FDSOI器件，PDSOI器件需要在襯底中形成更厚的半導(dǎo)體薄膜。兩種SOI器件各具優(yōu)點(diǎn)，故將二者集成在同一芯片中利于增強(qiáng)集成電路性能。專利“Semiconductor-on-insulator?chip?incorporating?partially-depleted，fully-depleted，and?multiple?gate?devices，US?6720619?B1”和“Method?of?fabricating?a?combined?fully-depleted?silicon-on-insulator(FDSOI)and?partially-depleted?silicon-on-insulator(PDSOI)devices，US?7198993B2”分別披露了集成PDSOI和FDSOI器件于同一芯片的方法。但由于基于現(xiàn)有的SOI硅片及工藝很難實(shí)現(xiàn)此集成，故如何將PDSOI器件和FDSOI器件集成在同一芯片中仍然是該領(lǐng)域的研究熱點(diǎn)之一。

發(fā)明內(nèi)容

本發(fā)明的目的旨在至少解決上述技術(shù)問題，特別是解決了將PDSOI器件和FDSOI器件集成在同一芯片中。

為達(dá)到上述目的，一方面，本發(fā)明提出一種SOI襯底的形成方法，其特征在于，包括以下步驟：A.提供第一半導(dǎo)體晶片，所述第一半導(dǎo)體晶片包括第一表面和第二表面，所述第一表面和所述第二表面相對(duì)；B.刻蝕所述第一表面，以使第一半導(dǎo)體晶片形成至少兩個(gè)平坦區(qū)，其中，每個(gè)所述平坦區(qū)具有均勻的厚度，所述平坦區(qū)總共包括至少兩種所述厚度；C.在所述第一表面形成第一絕緣層，所述第一絕緣層覆蓋所述平坦區(qū)并形成平坦化的表面；D.在所述第一絕緣層上鍵合第二半導(dǎo)體晶片。

可選地，在鍵和所述第二半導(dǎo)體晶片之前或者之后，還包括：在所述第一半導(dǎo)體晶片嵌入隔離溝槽。

另一方面，本發(fā)明提出一種在上述SOI襯底上形成半導(dǎo)體器件的方法，包括：在所述第一半導(dǎo)體晶片上形成多個(gè)半導(dǎo)體器件，每個(gè)所述器件位于單個(gè)所述平坦區(qū)上。

其中，上述形成SOI襯底和在所述SOI襯底上形成半導(dǎo)體器件的方法中，可選地，包括在所述第一半導(dǎo)體晶片中嵌入隔離溝槽的步驟，此步驟可以在鍵合所述第二半導(dǎo)體晶片之前或者之后，或者在形成所述半導(dǎo)體器件之后進(jìn)行。

再一方面，本發(fā)明提出一種SOI襯底，其特征在于，包括：第一半導(dǎo)體層、第二半導(dǎo)體層和第一絕緣層，其中，所述第一絕緣層位于所述第一半導(dǎo)體層和第二半導(dǎo)體層之間，并且所述第一半導(dǎo)體層包括至少兩個(gè)平坦區(qū)，其中，每個(gè)所述平坦區(qū)具有均勻的厚度，所述平坦區(qū)總共包括至少兩種所述厚度。

可選地，所述第一半導(dǎo)體層中形成有隔離溝槽。

再一方面，本發(fā)明提出一種形成在所述SOI襯底上的半導(dǎo)體器件，其特征在于，包括多個(gè)半導(dǎo)體器件，每個(gè)所述器件位于單個(gè)所述平坦區(qū)上。

本發(fā)明提出一種SOI襯底以及形成在SOI襯底上的半導(dǎo)體器件及其形成方法，實(shí)現(xiàn)了將PDSOI器件和FDSOI器件集成在同一芯片中，從而利于增強(qiáng)集成電路性能。

本發(fā)明附加的方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。

附圖說明

本發(fā)明上述的和/或附加的方面和優(yōu)點(diǎn)從下面結(jié)合附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，本發(fā)明的附圖是示意性的，因此并沒有按比例繪制。其中：

圖1為現(xiàn)有技術(shù)的SOI襯底結(jié)構(gòu)示意圖；

圖2-5為形成本發(fā)明實(shí)施例的SOI襯底的中間步驟及其結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例的在圖5所示的SOI襯底上形成半導(dǎo)體器件的結(jié)構(gòu)示意圖。

具體實(shí)施方式