[發明專利]一種單相時鐘傳輸管絕熱邏輯電路及全加器和5-2壓縮器

無效

• 申請號: 201010286339.4
• 申請日: 2010-09-19
• 公開（公告）號: CN101951256A
• 公開（公告）日: 2011-01-19
• 發明（設計）人: 胡建平;蘇麗;余曉穎;鄔楊波;張衛強
• 申請（專利權）人: 寧波大學
• 主分類號: H03K19/08
• 分類號: H03K19/08
• 代理公司: 寧波奧圣專利代理事務所(普通合伙) 33226
• 代理人: 程曉明

技術領域

本發明涉及一種5-2壓縮器，尤其是涉及一種單相時鐘傳輸管絕熱邏輯電路及全加器和5-2壓縮器。?

背景技術

目前超大規模集成電路設計工藝已進入了納米階段，無論從芯片本身的性能與成本考慮，還是電子產品市場的角度考慮，功耗已經逐漸成為集成電路性能的一個關鍵指標。低功耗集成電路設計已成為目前集成電路設計的熱點和難點。傳統CMOS電路采用直流電源供電，它的能量是以電能到熱能的不可逆形式轉換，雖然可通過降低電源電壓，降低節點電容及減少開關冗余跳變來降低功耗，但其功耗節省幅度有限。能量恢復型電路也稱絕熱電路，是近十幾年來興起的一種全新的低功耗技術，它是從改變能量轉換的角度來獲得低功耗的一種新型集成電路設計技術，其基本原理是采用交流電源供電，通過回收節點電容的電荷，重復利用電路中的能量，從而實現低功耗，因此能量恢復型數字集成電路的能耗顯著降低。絕熱電路經過近十幾年的發展，在電路設計上已經取得很大的成果，目前已提出了很多絕熱邏輯電路類型，如PAL-2N、ECRL、2N-2N2P，CAL和CPAL等。這些電路都有很好的低功耗特性，但是這些電路都需要多相交流功率時鐘。多相交流功率時鐘產生電路需產生多個具有固定相位差的正弦功率時鐘，電路結構復雜，增加了電路功耗。另外采用多相交流功率時鐘的絕熱電路需要在電路中插入很多緩沖器，以實現正確的流水線操作，這無疑又增加了電路的功耗，并且電路面積也會因此而增大。?

發明內容

本發明所要解決的技術問題是提供一種單相時鐘傳輸管絕熱邏輯電路及全?加器和5-2壓縮器，其時鐘電路更容易產生，電路的面積大大減小，具有正確的邏輯功能及低功耗特征。?

本發明解決上述技術問題所采用的技術方案為：一種單相時鐘傳輸管絕熱邏輯電路，包括邏輯賦值電路和能量恢復電路，所述的能量恢復電路由兩個pMOS管即第一pMOS管和第二pMOS管構成，所述的第一pMOS管的源極和所述的第二pMOS管的源極并接于功率時鐘端，所述的第一pMOS管的漏極與第一nMOS管的源極連接，所述的第二pMOS管的漏極與第二nMOS管的源極連接，所述的第一nMOS管的漏極與所述的第二nMOS管的漏極并接于地，所述的第二pMOS管的柵極、所述的第二nMOS管的柵極和所述的第一pMOS管的漏極并接于信號輸出端，所述的第一pMOS管的柵極、所述的第一nMOS管的柵極和所述的第二pMOS管的漏極并接于反相信號輸出端，所述的信號輸出端與第三nMOS管的源極連接，所述的第三nMOS管的柵極與輔助時鐘信號端連接，所述的反相信號輸出端與第四nMOS管的源極連接，所述的第四nMOS管的柵極與反相輔助時鐘信號端連接，所述的邏輯賦值電路由四個nMOS傳輸管即第五nMOS管、第六nMOS管、第七nMOS管和第八nMOS管構成，所述的第五nMOS管的源極和第六nMOS管的源極與所述的第三nMOS管的漏極連接，所述的第七nMOS管的源極和所述的第八nMOS管的源極與所述的第四nMOS管的漏極連接，所述的第五nMOS管的漏極與第一信號輸入端連接，所述的第六nMOS管的漏極與第二信號輸入端連接，所述的第七nMOS管的漏極與第三信號輸入端連接，所述的第八nMOS管的漏極與第四信號輸入端連接，所述的第五nMOS管的柵極和所述的第八nMOS管的柵極并接于第五信號輸入端，所述的第六nMOS管的柵極和所述的第七nMOS管的柵極并接于第六信號輸入端。?