[發明專利]臺階狀硅鍺源/漏結構的制造方法有效
| 申請號: | 201010285697.3 | 申請日: | 2010-09-17 |
| 公開(公告)號: | CN102403227A | 公開(公告)日: | 2012-04-04 |
| 發明(設計)人: | 李鳳蓮 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336;H01L21/265 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 20120*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 臺階 狀硅鍺源 結構 制造 方法 | ||
技術領域
本發明涉及集成電路制造領域,特別涉及一種臺階狀硅鍺源/漏結構的制造方法。
背景技術
目前,業界通常將硅鍺的選擇性外延生長工藝應用在半導體工藝上,以增加載流子的遷移率(carrier?mobility)和成本效益。埋置硅鍺(Embedded?SiGe)技術對于生產基于硅的高性能晶體管來說已經成為一種有前景的技術。由于鍺原子的半徑比硅原子的半徑大,所以當鍺原子取代部分的硅原子,進入硅的晶格(lattice)中時,整個晶格會因此而扭曲。在載流子的電荷密度相同時,晶格扭曲的硅或硅鍺合金與單晶硅比起來,其電子和空穴的移動性都大幅增加,分別增加5和10倍左右,如此一來便能夠降低元件的阻值。
現在已知在緊鄰PMOS晶體管溝道的硅襯底中埋置硅鍺會在溝道上產生壓應力(compressive?stress),從而提高空穴遷移率,提高PMOS晶體管的性能。但如何能更進一步提高溝道的應力且不會降低延伸結特性則需要在技術上有進一步的開拓研究。因此,業界又提出了臺階狀的硅鍺結構,通過形成臺階狀硅鍺結構,使得晶體管的溝道可產生更大的應力且不會降低延伸結特性,因此可進一步提高空穴遷移率,從而提高晶體管的性能。
在下述論文中提出了一種臺階狀硅鍺源/漏結構的制造方法:“AHighPerformance?PMOSFET?with?Two-step?Recessed?SiGe-S/D?Structure?for?32nm?nodeand?Beyond”,N.Yasutake?et?al.,2006IEEE,Page:77~80。在該論文中公開了利用兩步刻蝕工藝來形成臺階狀凹陷部,進而形成臺階狀硅鍺源/漏結構的方法,該方法具體包括以下步驟:首先,在硅襯底上形成柵極結構;然后,進行暈圈注入(halo?implant)工藝;之后,形成偏置間隙壁(offset?spacer);其后,進行第一次刻蝕工藝,以在硅襯底中形成第一凹陷部;隨后,在偏置間隙壁的兩側形成犧牲間隙壁(dummy?spacer);接著,進行第二次刻蝕工藝,以在硅襯底中形成第二凹陷部,所述第二凹陷部的深度大于第一凹陷部的深度,所述第一凹陷部緊鄰柵極結構;接下來,去除所述犧牲間隙壁,并在第一凹陷部和第二凹陷部內形成硼摻雜的硅鍺結構,所述硅鍺結構呈臺階狀。所述臺階狀的硅鍺結構能進一步的提高溝道的應力,且不會降低延伸結(extensionjunction)特性,可改善短溝道效應(short?channel?effect)。
另外,在申請號為US200602311826的美國專利申請中也公開了一種“用于增強PFET遷移率的埋有臺階的SiGe結構”,在該專利申請中,該臺階狀的SiGe結構也是通過兩步刻蝕工藝形成的,即先利用一刻蝕工藝中形成淺凹陷,之后再利用另一刻蝕工藝形成相對較深的凹陷,從而在硅本體中限定出臺階區,最后在臺階區上外延生長SiGe層,從而形成臺階狀的SiGe結構。
然而,在上述的臺階狀硅鍺源/漏結構的制造方法中,均是通過多步刻蝕工藝才形成臺階狀的凹陷區,即先利用一刻蝕工藝形成一凹陷部,再利用另一刻蝕工藝形成另一凹陷部,工藝步驟較為復雜;并且,在進行上述多次刻蝕步驟時,均是對晶態的硅本體進行刻蝕,刻蝕選擇比較差,不易控制形成的凹陷的深度和形貌,刻蝕工藝的控制難度較大。
發明內容
本發明提供一種臺階狀硅鍺源/漏結構的制造方法,該方法在一次刻蝕工藝中形成臺階狀的凹陷,減少了刻蝕工藝步驟,并可降低刻蝕工藝的控制難度。
為解決上述技術問題,本發明提供一種臺階狀硅鍺源/漏結構的制造方法,包括:提供硅襯底,所述硅襯底上形成有柵極結構、位于柵極結構兩側的第一間隙壁、以及位于第一間隙壁兩側的第二間隙壁;執行多次離子注入工藝,所述多次離子注入工藝的注入方向及注入深度各不相同,以在第二間隙壁兩側的硅襯底中形成第一非晶態區域,并在第二間隙壁下方的硅襯底中形成至少一個第二非晶態區域;去除所述第二間隙壁;去除所述第一非晶態區域和第二非晶態區域,以形成臺階狀凹陷部;在所述臺階狀凹陷部內形成摻雜的臺階狀硅鍺源/漏結構。
可選的,所述離子注入工藝的次數為兩次,第一次離子注入工藝的注入方向與硅襯底表面的夾角為直角,第二次離子注入工藝的注入方向與硅襯底表面的夾角為銳角,第一次離子注入工藝的注入深度大于第二次離子注入工藝的注入深度。第二次離子注入工藝的注入方向與硅襯底表面的夾角為30度~60度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010285697.3/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





