[發(fā)明專利]半導體存儲器件

無效

• 申請?zhí)枺?/td>: 201010285007.4
• 申請日: 2010-09-16
• 公開（公告）號: CN102024818A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設計）人: 舛岡富士雄;新井紳太郎
• 申請（專利權）人: 日本優(yōu)尼山帝斯電子株式會社
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L29/06
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 鄭小軍;馮志云

1.一種半導體存儲器件，具備在襯底上排列有4個MOS晶體管及2個負荷電阻元件的靜態(tài)型存儲器單元，其特征在于，

所述4個MOS晶體管的各個是，

源極擴散層、漏極擴散層及柱狀半導體層是于垂直方向階層性地配置在所述襯底上，所述柱狀半導體層是配置在所述源極擴散層與所述漏極擴散層之間，在所述柱狀半導體層的側壁形成有柵極，

且發(fā)揮作為對存儲器單元進行存取用的第1及第2NMOS存取晶體管、及為了進行存儲器單元的數據的寫入與讀出而驅動存儲節(jié)點的第1及第2NMOS驅動器晶體管的功能，

所述第1NMOS存取晶體管及所述第1NMOS驅動器晶體管是彼此鄰接排列，

所述第2NMOS存取晶體管及所述第2NMOS驅動器晶體管是彼此鄰接排列，

作為保持數據的第1存儲節(jié)點而發(fā)揮功能的第1擴散層是作為所述第1NMOS存取晶體管及所述第1NMOS驅動器晶體管的共通擴散層而配置在所述襯底上，

作為保持數據的第2存儲節(jié)點而發(fā)揮功能的第2擴散層是作為所述第2NMOS存取晶體管及所述第2NMOS驅動器晶體管的共通擴散層而配置在所述襯底上，

將所述2個負荷電阻元件的各個分別配置在所述第1擴散層及所述第2擴散層上。

2.如權利要求1所述的半導體存儲器件，其特征在于，所述2個負荷電阻元件是分別形成為由形成在所述第1擴散層上的半導體或金屬所構成的第1接觸插塞、及由形成在所述第2擴散層上的半導體或金屬所構成的第2接觸插塞。

3.如權利要求1或2所述的半導體存儲器件，其特征在于，將從所述第1及第2NMOS存取晶體管的柵極電極延伸的柵極配線上所形成的接觸部的至少一個，與從鄰接的另一存儲器單元的NMOS存取晶體管的柵極電極延伸的柵極配線上所形成的接觸部共有化。

4.如權利要求1或2所述的半導體存儲器件，其特征在于，從形成在作為所述第1存儲節(jié)點而發(fā)揮功能的所述第1擴散層上的所述第1NMOS驅動器晶體管的柵極延伸的柵極配線，是與作為所述第2存儲節(jié)點而發(fā)揮功能的所述第2擴散層通過共通的接觸部而連接，

而從形成在作為所述第2存儲節(jié)點而發(fā)揮功能的所述第2擴散層上的所述第2NMOS驅動器晶體管的柵極延伸的柵極配線，是與作為所述第1存儲節(jié)點而發(fā)揮功能的所述第1擴散層通過共通的接觸部而連接。

5.如權利要求1或2所述的半導體存儲器件，其特征在于，形成所述第1及第2NMOS驅動器晶體管的柱狀半導體層的側壁的周圍長度是具有形成所述第1及第2NMOS存取晶體管的柱狀半導體層的側壁的周圍長度以上的值，

或者形成所述第1及第2NMOS驅動器晶體管的柱狀半導體層的側壁的周圍長度是具有形成所述第1及第2NMOS存取晶體管的柱狀半導體層的側壁的周圍長度以下的值。

6.如權利要求1或2所述的半導體存儲器件，其特征在于，所述4個MOS晶體管是在所述襯底上排列成2行2列，

所述第1NMOS存取晶體管是排列在第1行第1列，

所述第1NMOS驅動器晶體管是排列在第2行第1列，

所述第2NMOS存取晶體管是排列在第1行第2列，

所述第2NMOS驅動器晶體管是排列在第2行第2列。

7.如權利要求6所述的半導體存儲器件，其特征在于，使形成在從所述第1及第2NMOS存取晶體管的柵極延伸的柵極配線上的接觸部成為共有。

8.如權利要求1或2所述的半導體存儲器件，其特征在于，所述4個MOS晶體管是在所述襯底上排列成2行2列，

所述第1NMOS存取晶體管是排列在第1行第1列，

所述第1NMOS驅動器晶體管是排列在第2行第1列，

所述第2NMOS存取晶體管是排列在第2行第2列，

所述第2NMOS驅動器晶體管是排列在第1行第2列。