[發明專利]半導體存儲器件以及多層芯片半導體器件

有效

• 申請號: 201010282858.3
• 申請日: 2010-09-13
• 公開（公告）號: CN102024489A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 黑田真實
• 申請（專利權）人: 索尼公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C11/40
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 郭定輝

技術領域

本發明涉及諸如DDR?SDRAM(雙倍數據速率同步動態隨機存取存儲器)之類的DDR(雙倍數據速率)半導體器件。更具體地，本發明涉及半導體存儲器件以及多層芯片半導體器件，如果在與DDR_SDRAM等相同的方式下數據速率相同，則其能夠將存儲器芯的數據速率減少到一半或者使外部I/O電路的輸入/輸出速率高達內部輸入/輸出速率的兩倍。

背景技術

存在一種技術，用于如果頻率相同則其使芯片的外部I/O電路的數據輸入/輸出速率高達將數據寫入內部存儲器芯(core)以及從內部存儲器芯讀取數據的數據速率的兩倍。應用該技術的典型半導體存儲器是日本專利特開平成9-63263、平成11-39871以及2001-202780號；以及日本專利申請第2007-62296號(以下稱為專利文件1)中詳細描述其電路結構以及操作(以突發傳輸模式的數據讀取/寫入以及I/O電路工作)的DDR?SDRAM。

除DRAM之外，使外部數據速率高于內部數據速率的技術本質上還應用于各種半導體存儲器。為此，該技術簡稱為DDR，以便從數據速率的觀點來說，不會局限于諸如SDRAM之類的DRAM。應用DDR的半導體存儲器稱為DDR存儲器。相反，沒有應用DDR的普通半導體存儲器稱為SDR(單倍數據速率)存儲器，且除DDR的這種應用以外的技術簡稱為SDR。

發明內容

DDR是使至今為止由傳統SDR獲得的數據速率加倍的技術。因為使得到以及來自外部I/O電路的數據輸出以及輸入的速率或者頻率高達SDR存儲器的兩倍，所以該技術很難保證數據波形質量。

為了克服該困難，以上引用的專利文件1公開了一種結構，憑此使得即使通過控制存儲器控制器降低了外部I/O電路的操作頻率，DDR操作也是可能的。用這樣的方式，公開的結構的目的在于減弱噪音并且減少功率損耗(power?dissipation)。

為了保持I/O同步，DDR存儲器需要相位彼此相反的雙相位時鐘信號以及數據選通信號。這意味著DDR存儲器需要比SDR存儲器更多的控制信號。具體地，如果在外部I/O電路或者控制器的操作頻率降低時將控制分成許多階段以便通過噪聲減少來保證數據波形質量，則所需的控制信號的數目還會增加，如專利文件1所述。該布置還另外使外部I/O電路的結構復雜化。

同時，如果外部I/O電路充分保證波形質量并且具有進一步提升頻率的空間，則使在來自存儲器芯的突發中傳輸的位寬加倍也是可能的。這樣可以使普通SDR存儲器獲得的到以及來自外部I/O電路的數據輸出以及輸入的速率增加到四倍。例如，在SDRAM領域，存在使外部I/O電路的操作頻率以及DDR的突發傳輸位寬都加倍的DDR2_SDRAM。該DDR2_SDRAM提供高達普通SDR_SDRAM的四倍的數據速率。

然而，到以及來自外部I/O電路的數據輸出以及輸入的位寬不僅受內部存儲器芯以及外部I/O電路的性能的影響，而且受由布局限制的外部端子(外部連接焊盤(pad))的數目的影響。因此，根據現有的DDR技術，將要輸出到外部I/O電路的數據必須被從多個存儲器列并行檢索的格式轉換為串行數據。將要從外部輸入的數據也必須被轉換為串行格式。

鑒于以上情況作出本發明，且其中提供保持數據速率與DDR的一樣高且允許并行數據的輸入和輸出，而典型地不受外部端子數目的約束的半導體存儲器。

在執行本發明時并根據其一個實施例，提供了半導體存儲器件，包括：半導體基片；在半導體基片上形成的以及被配置為允許數據輸入和輸出的多個焊盤；以及集成在半導體基片上的存儲器芯塊與I/O塊；其中，對于存儲器芯塊的每兩條數據線以及兩個數據項輸入到以及從其輸出的每兩個焊盤，I/O塊被配置為以確定兩個數據項與兩個焊盤中的哪個相對應的方式，基于輸入地址信號互補地切換互連數據線以及焊盤的組合，基于有關組合的信息確定兩條數據線之一對于其存儲器地址進行存取，由此有效地以兩倍的最大存取速率將數據項輸入到多個焊盤以及從多個焊盤輸出。

優選地，對于存儲器芯塊的每兩條數據線以及對于每兩個焊盤，I/O塊可具有被配置為根據一個給定地址將從存儲器芯塊讀取的兩個輸出數據項分配到兩個焊盤以及與另一給定地址相一致地切換數據項輸出到的焊盤的選擇電路，選擇電路還被配置為根據一個給定地址將來自兩個焊盤的兩個輸入數據項分配到兩條數據線以及與另一給定地址相一致地切換數據項輸出到的數據線。