[發(fā)明專利]半導(dǎo)體存儲(chǔ)器件以及多層芯片半導(dǎo)體器件

有效

• 申請(qǐng)?zhí)枺?/td>: 201010282858.3
• 申請(qǐng)日: 2010-09-13
• 公開（公告）號(hào): CN102024489A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設(shè)計(jì)）人: 黑田真實(shí)
• 申請(qǐng)（專利權(quán)）人: 索尼公司
• 主分類號(hào): G11C7/10
• 分類號(hào): G11C7/10;G11C11/40
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 郭定輝

1.一種半導(dǎo)體存儲(chǔ)器件，包括：

半導(dǎo)體基片；

多個(gè)焊盤，在所述半導(dǎo)體基片上形成并被配置為允許數(shù)據(jù)輸入和輸出；以及

集成在所述半導(dǎo)體基片上的存儲(chǔ)器芯塊以及輸入/輸出塊；

其中，對(duì)于所述存儲(chǔ)器芯塊的每?jī)蓷l數(shù)據(jù)線以及兩個(gè)數(shù)據(jù)項(xiàng)輸入到以及從其輸出的每?jī)蓚€(gè)所述焊盤，所述輸入/輸出塊被配置為以確定兩個(gè)數(shù)據(jù)項(xiàng)與兩個(gè)焊盤中的哪個(gè)相對(duì)應(yīng)的方式來基于輸入地址信號(hào)而互補(bǔ)地切換互連的數(shù)據(jù)線以及焊盤的組合，基于有關(guān)所述組合的信息而確定對(duì)于其存儲(chǔ)器地址存取所述兩條數(shù)據(jù)線之一，由此有效地以兩倍的最大存取速率輸入數(shù)據(jù)項(xiàng)到所述多個(gè)焊盤和從所述多個(gè)焊盤輸出數(shù)據(jù)項(xiàng)。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其中，對(duì)于所述存儲(chǔ)器芯塊的每?jī)蓷l數(shù)據(jù)線以及每?jī)蓚€(gè)所述焊盤，所述輸入/輸出塊具有選擇電路，該選擇電路被配置為根據(jù)一個(gè)給定地址將從所述存儲(chǔ)器芯塊讀取的兩個(gè)輸出數(shù)據(jù)項(xiàng)分配到所述兩個(gè)焊盤以及與另一給定地址相一致地切換數(shù)據(jù)項(xiàng)輸出到的焊盤，所述選擇電路進(jìn)一步被配置為根據(jù)一個(gè)給定地址將來自所述兩個(gè)焊盤的兩個(gè)輸入數(shù)據(jù)項(xiàng)分配到所述兩條數(shù)據(jù)線以及與另一給定地址相一致地切換數(shù)據(jù)項(xiàng)輸出到的數(shù)據(jù)線。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，所述多個(gè)焊盤公共地用于輸入和輸出；以及

在一旦輸入指定所述存儲(chǔ)器芯塊中的單元的一個(gè)地址時(shí)兩個(gè)單元數(shù)據(jù)被同時(shí)輸入到所述存儲(chǔ)器芯塊或者從所述存儲(chǔ)器芯塊輸出的突發(fā)操作中，所述選擇電路在與所述一個(gè)地址相對(duì)應(yīng)的第一數(shù)據(jù)項(xiàng)輸入到或者從其輸出的目的地和與另一地址相對(duì)應(yīng)的第二數(shù)據(jù)項(xiàng)輸入到或者從其輸出的目的地之間互補(bǔ)地切換。

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，所述選擇電路具有分別連接到公共地用于數(shù)據(jù)輸入和輸出的兩條輸入/輸出數(shù)據(jù)線中的每個(gè)的兩個(gè)內(nèi)部端口。

5.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其中，所述選擇電路具有總共四個(gè)內(nèi)部端口，一對(duì)所述內(nèi)部端口連接到輸入數(shù)據(jù)線，另一對(duì)所述內(nèi)部端口連接到輸出數(shù)據(jù)線。

6.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其中，所述多個(gè)焊盤功能上分開以應(yīng)付數(shù)據(jù)輸入以及數(shù)據(jù)輸出組成的兩個(gè)目的；以及

在一旦輸入指定所述存儲(chǔ)器芯塊中的單元的一個(gè)地址時(shí)兩個(gè)單元數(shù)據(jù)被同時(shí)輸入到所述存儲(chǔ)器芯塊或者從所述存儲(chǔ)器芯塊輸出的突發(fā)操作中，對(duì)于數(shù)據(jù)輸入和輸出的兩個(gè)目的中的每一個(gè)，所述選擇電路在與所述一個(gè)地址相對(duì)應(yīng)的第一數(shù)據(jù)項(xiàng)輸入到或者從其輸出的一對(duì)焊盤中的一個(gè)焊盤和與另一地址相對(duì)應(yīng)的第二數(shù)據(jù)項(xiàng)輸入到或者從其輸出的所述焊盤對(duì)中的另一焊盤之間互補(bǔ)地切換。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其中，所述選擇電路具有分別連接到每個(gè)公共地用于數(shù)據(jù)輸入和輸出的兩條輸入/輸出數(shù)據(jù)線的兩個(gè)內(nèi)部端口。

8.根據(jù)權(quán)利要求6所述的半導(dǎo)體存儲(chǔ)器件，其中，所述選擇電路具有總共四個(gè)內(nèi)部端口，一對(duì)所述內(nèi)部端口連接到輸入數(shù)據(jù)線，另一對(duì)所述內(nèi)部端口連接到輸出數(shù)據(jù)線。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，進(jìn)一步包括設(shè)置在所述半導(dǎo)體基片的元件形成側(cè)上的多個(gè)用于測(cè)試目的的焊盤。

10.根據(jù)權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)器件，進(jìn)一步包括：

數(shù)據(jù)壓縮電路，被配置為輸出測(cè)試結(jié)果到所述半導(dǎo)體基片的集成電路；

其中，所述多個(gè)用于測(cè)試目的的焊盤的尺寸等于或者大于用于數(shù)據(jù)輸入和輸出目的的焊盤，且在數(shù)目上少于用于數(shù)據(jù)輸入和輸出目的的焊盤。

11.一種多層芯片半導(dǎo)體器件，包括：

包括控制塊的第一半導(dǎo)體基片；以及

包括存儲(chǔ)器塊的第二半導(dǎo)體基片；

所述第一和所述第二半導(dǎo)體基片電互連以形成分層基片結(jié)構(gòu)；

其中所述第二半導(dǎo)體基片包括

用于數(shù)據(jù)輸入和輸出的多個(gè)焊盤；以及

相互集成的存儲(chǔ)器芯塊以及輸入/輸出塊；

對(duì)于所述存儲(chǔ)器芯塊的每?jī)蓷l數(shù)據(jù)線和對(duì)于兩個(gè)數(shù)據(jù)項(xiàng)輸入到和從其輸出的每?jī)蓚€(gè)所述焊盤，所述輸入/輸出塊被配置為以確定兩個(gè)數(shù)據(jù)項(xiàng)與兩個(gè)焊盤中的哪個(gè)相對(duì)應(yīng)的方式，來基于輸入地址信號(hào)而互補(bǔ)地切換互連數(shù)據(jù)線和焊盤的組合，基于有關(guān)所述組合的信息對(duì)于其存儲(chǔ)器地址確定存取所述兩條數(shù)據(jù)線之一，由此有效地以兩倍的最大存取速率輸入數(shù)據(jù)項(xiàng)到所述多個(gè)焊盤和從所述多個(gè)焊盤輸出數(shù)據(jù)項(xiàng)。

12.根據(jù)權(quán)利要求11所述的多層芯片半導(dǎo)體器件，其中，對(duì)于所述存儲(chǔ)器芯塊的每?jī)蓷l數(shù)據(jù)線以及每?jī)蓚€(gè)所述焊盤，所述輸入/輸出塊具有選擇電路，該選擇電路用于根據(jù)一個(gè)給定地址將從所述存儲(chǔ)器芯塊讀取的兩個(gè)輸出數(shù)據(jù)項(xiàng)分配到所述兩個(gè)焊盤以及與另一給定地址相一致地切換數(shù)據(jù)項(xiàng)輸出到的焊盤，所述選擇電路進(jìn)一步被配置為根據(jù)一個(gè)給定地址將來自所述兩個(gè)焊盤的兩個(gè)輸入數(shù)據(jù)項(xiàng)分配到所述兩條數(shù)據(jù)線以及與另一給定地址相一致地切換數(shù)據(jù)項(xiàng)輸出到的數(shù)據(jù)線。