[發(fā)明專利]混合模式集成電路的測試系統(tǒng)及方法

無效

• 申請?zhí)枺?/td>: 201010280268.7
• 申請日: 2010-09-08
• 公開（公告）號: CN102401878A
• 公開（公告）日: 2012-04-04
• 發(fā)明（設(shè)計）人: 吳俊毅;王及德;巫秋田
• 申請（專利權(quán)）人: 凌陽科技股份有限公司
• 主分類號: G01R31/303
• 分類號: G01R31/303;G01R31/28
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路測試的技術(shù)領(lǐng)域，尤指一種混合模式集成電路的測試系統(tǒng)及方法。

背景技術(shù)

隨著集成電路工藝的進(jìn)步，集成電路在應(yīng)用設(shè)計上愈來愈復(fù)雜，因此集成電路測試成為集成電路制造流程中重要的一環(huán)。集成電路測試主要以自動測試裝置(Automatic?Testing?Equipement，ATE)，利用測試程序模擬集成電路各種可能的使用環(huán)境及方法，例如在高溫、低溫、電壓不穩(wěn)及電壓偏高或偏低等惡劣環(huán)境與一般正常使用狀況下，將受測集成電路置于此模擬環(huán)境中，測試其工作狀態(tài)是否在規(guī)格范圍內(nèi)，以確保集成電路的品質(zhì)。

集成電路測試一般可分成兩個階段，其中在切割、封裝前的測試為集成電路晶片測試(Wafer?Test)，其目的在針對晶片作電性功能上的測試，使IC在進(jìn)入封裝前能先行過濾出電性功能不良的晶片，以降低集成電路成品的不良率，減少制造成本的耗費(fèi)。而封裝成形后的測試為集成電路成品測試(Final?Test)，其目的在確認(rèn)集成電路成品的功能、速度、容忍度、電力消耗、熱力發(fā)散等屬性是否正常，以確保集成電路出貨前的品質(zhì)。

現(xiàn)今的集成電路是一個相當(dāng)復(fù)雜電路設(shè)計，包含了數(shù)字、及模擬等電路。圖1為一混合模式集成電路110的示意圖，如圖1所示，其包含一模擬至數(shù)字轉(zhuǎn)換器120、一鎖相環(huán)130、及一內(nèi)部電路140。模擬至數(shù)字轉(zhuǎn)換器120將一外部輸入信號轉(zhuǎn)換成數(shù)字?jǐn)?shù)據(jù)ADO[n-1:0]，以輸出至該內(nèi)部電路140。一般的模擬至數(shù)字轉(zhuǎn)換器120通常會以鎖相環(huán)130所產(chǎn)生的clk_adc信號做為取樣頻率。而clk_adc信號是由鎖相環(huán)130將CRYSTAL信號的輸入頻率合成所產(chǎn)生。

圖2為現(xiàn)有使用一自動測試裝置(ATE)150對一混合模式集成電路110進(jìn)行測試的示意圖。其是由該自動測試裝置150產(chǎn)生CRYSTAL信號及輸入信號，其中，該自動測試裝置150依據(jù)內(nèi)部的測試數(shù)據(jù)以產(chǎn)生該輸入信號。該自動測試裝置150接收混合模式集成電路110輸出的數(shù)字?jǐn)?shù)據(jù)ADO[n-1:0]，并與測試數(shù)據(jù)比較，以判斷模擬至數(shù)字轉(zhuǎn)換器120的功能是否正常。于圖2的測試方法中，由于受限該自動測試裝置150的性能，因此量測模擬至數(shù)字轉(zhuǎn)換器120時，必須將CRYSTAL信號略過鎖相環(huán)130，直接輸出至該模擬至數(shù)字轉(zhuǎn)換器120，才能利用該自動測試裝置150送出的固定程序進(jìn)行測試，因此無法量測鎖相環(huán)130的抖動(jitter)對模擬至數(shù)字轉(zhuǎn)換器120造成的影響，同時，鎖相環(huán)130需另外再進(jìn)行測量，因此，無法對混合模式集成電路110進(jìn)行整體性能量測。現(xiàn)有自動測試裝置無法偵測信號的過渡(transition)，因此時現(xiàn)有自動測試裝置無法利用鎖相環(huán)的輸出時序的上升沿或下降沿來擷取模擬至數(shù)字轉(zhuǎn)換器數(shù)據(jù)。

圖3為現(xiàn)有使用一邏輯分析儀(Logic?Analizer，LA)160對一混合模式集成電路110進(jìn)行測試的示意圖。由于邏輯分析儀(LA)160較自動測試裝置(ATE)貴且功能較齊全，尤其邏輯分析儀(LA)160能偵測信號的邊緣觸發(fā)點(diǎn)，因此可用來量測該模擬至數(shù)字轉(zhuǎn)換器120搭配鎖相環(huán)130的整體性能。但由于邏輯分析儀(LA)160內(nèi)部存儲器有限且其存儲器大小不易增加，因此邏輯分析儀(LA)160不易收集大量的數(shù)據(jù)來進(jìn)行分析，同時也會受限于邏輯分析儀(LA)160的價格，致使測試成本會增加許多。因此現(xiàn)有混合模式集成電路的測試系統(tǒng)及方法仍有予以改進(jìn)的必要。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種混合模式集成電路(mixed-modeIC)的測試系統(tǒng)及方法，從而能在低成本的自動測試裝置下進(jìn)行混合模式集成電路的性能量測，并通過簡易的邏輯設(shè)計便能量測模擬電路的整體性能并偵測鎖相環(huán)的穩(wěn)定度。

依據(jù)本發(fā)明的一特色，本發(fā)明提出一種混合模式集成電路(mixed-mode?IC)的測試系統(tǒng)，包括一混合模式集成電路及一自動測試裝置。該混合模式集成電路包含一模擬至數(shù)字轉(zhuǎn)換器、一鎖相環(huán)、一時序接腳、及一先進(jìn)先出緩沖器。該模擬至數(shù)字轉(zhuǎn)換器接收一測試信號，并將該測試信號轉(zhuǎn)換成一數(shù)字輸入數(shù)據(jù)。該鎖相環(huán)接收一第一外部時序信號，以產(chǎn)生一輸入時序信號。該時序接腳接收一第二外部時序信號。該先進(jìn)先出緩沖器連接至該模擬至數(shù)字轉(zhuǎn)換器、該鎖相環(huán)及該時序接腳，依據(jù)該輸入時序信號，以將該數(shù)字輸入數(shù)據(jù)寫入該先進(jìn)先出緩沖器中，并依據(jù)該第二外部時序信號，以讀出該先進(jìn)先出緩沖器的數(shù)據(jù)。該自動測試裝置連接至該混合模式集成電路，以產(chǎn)生該測試信號、該第一外部時序信號、及該第二外部時序信號，并依據(jù)該第二外部時序信號，以鎖存該先進(jìn)先出緩沖器的數(shù)據(jù)。