[發明專利]混合模式集成電路的測試系統及方法

無效

• 申請號: 201010280268.7
• 申請日: 2010-09-08
• 公開（公告）號: CN102401878A
• 公開（公告）日: 2012-04-04
• 發明（設計）人: 吳俊毅;王及德;巫秋田
• 申請（專利權）人: 凌陽科技股份有限公司
• 主分類號: G01R31/303
• 分類號: G01R31/303;G01R31/28
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種用于混合模式集成電路的測試系統，包括：

一混合模式集成電路，包含：

一模擬至數字轉換器，接收一測試信號，并將該測試信號轉換成一數字輸入數據；

一鎖相環，接收一第一外部時序信號，用以產生一輸入時序信號；

一時序接腳，接收一第二外部時序信號；及

一先進先出緩沖器，連接至該模擬至數字轉換器、該鎖相環及該時序接腳，依據該輸入時序信號，用以將該數字輸入數據寫入該先進先出緩沖器中，并依據該第二外部時序信號，用以讀出該先進先出緩沖器中的數據；以及

一自動測試裝置，連接至該混合模式集成電路，用以產生該測試信號、該第一外部時序信號、及該第二外部時序信號，并依據該第二外部時序信號，用以鎖存該先進先出緩沖器中的數據。

2.根據權利要求1所述的混合模式集成電路的測試系統，其中，該混合模式集成電路還包含：

一控制電路，連接至該鎖相環及該時序接腳，依據該輸入時序信號及該第二外部時序信號，用以產生相對于該先進先出緩沖器的一寫入信號及一讀出信號。

3.根據權利要求2所述的混合模式集成電路的測試系統，其中，該先進先出緩沖器依據所儲存的數據量，分別產生一全滿旗標信號及一空旗標信號。

4.根據權利要求3所述的混合模式集成電路的測試系統，其中，該輸入時序信號的頻率小于或等于該第二外部時序信號的頻率。

5.根據權利要求4所述的混合模式集成電路的測試系統，其中，該自動測試裝置偵測到該空旗標信號時，將該先進先出緩沖器中所鎖存的數據舍棄。

6.根據權利要求5所述的混合模式集成電路的測試系統，其中，當該輸入時序信號的頻率等于該第二外部時序信號的頻率，該自動測試裝置偵測到該空旗標信號或該全滿旗標信號時，該自動測試裝置判定該鎖相環為不穩定。

7.根據權利要求6所述的混合模式集成電路的測試系統，其中，該模擬至數字轉換器接收該輸入時序信號，并該依據輸入時序信號以將該測試信號轉換成該數字輸入數據。

8.根據權利要求1所述的混合模式集成電路的測試系統，其中，該第二外部時序信號頻率為該第一外部時序信號頻率整數倍。

9.一種用于混合模式集成電路的測試方法，其在一自動測試裝置中測試一混合模式集成電路，該混合模式集成電路包含一模擬至數字轉換器、一鎖相環、一時序接腳、及一先進先出緩沖器，該方法包含下列步驟：

A)該自動測試裝置產生一測試信號、一第一外部時序信號、及一第二外部時序信號，其中，該測試信號依據一數字測試數據產生；

B)該鎖相環接收該第一外部時序信號，用以產生一輸入時序信號；

C)該模擬至數字轉換器接收該測試信號及該輸入時序信號，依據該輸入時序信號用以將該測試信號轉換成一數字輸入數據；

D)該先進先出緩沖器依據該輸入時序信號，用以將該數字輸入數據寫入該先進先出緩沖器中，并依據該第二外部時序信號，用以讀出該先進先出緩沖器中的數據；以及

E)該自動測試裝置鎖存該先進先出緩沖器的輸出數據，進而比對該輸出數據與該數字測試數據。

10.根據權利要求9所述的混合模式集成電路的測試方法，其中，該先進先出緩沖器依據其儲存的數據量，分別產生一全滿旗標信號及一空旗標信號。

11.根據權利要求10所述的混合模式集成電路的測試方法，其中，該輸入時序信號的頻率小于或等于該第二外部時序信號的頻率。

12.根據權利要求11所述的混合模式集成電路的測試方法，其中，該自動測試裝置偵測到該空旗標信號時，將該先進先出緩沖器中所鎖存的數據舍棄。

13.根據權利要求12所述的混合模式集成電路的測試方法，其中，當該輸入時序信號的頻率等于該第二外部時序信號的頻率，該自動測試裝置偵測到該空旗標信號或該全滿旗標信號時，該自動測試裝置判定該鎖相環為不穩定。