[發明專利]一種主處理器和協處理器之間的通訊接口及其控制方法有效
| 申請號: | 201010277582.X | 申請日: | 2010-09-02 |
| 公開(公告)號: | CN101944077A | 公開(公告)日: | 2011-01-12 |
| 發明(設計)人: | 張仕兵 | 申請(專利權)人: | 東莞市泰斗微電子科技有限公司 |
| 主分類號: | G06F15/163 | 分類號: | G06F15/163 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 523070 廣東省東莞市南城*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 處理器 和協 之間 通訊 接口 及其 控制 方法 | ||
技術領域
本發明涉及集成電路設計領域,尤其是涉及一種實現主處理器和協處理器之間通訊的接口及其控制方法。
背景技術
協處理器是針對不同的應用場合和需求,對主處理器擴展的和協助主處理器完成特殊應用處理的處理器。它通常是在主處理器的指引下運行的專用的單用途處理器,例如浮點運算處理器、橢圓加密協處理器、圖像協處理器、等等。
傳統的主處理器與協處理器之間通訊的接口方式多采用較為復雜的緊密耦合的方式。例如,ARM(Advanced?RISC?Machines,高級精簡指令集處理器)與其協處理器接口通過專用的協處理器接口進行互連和通訊。協處理器的接口包括以下四類信號:時鐘信號、時鐘控制信號、流水線跟隨信號和握手信號。ARM的協處理器與ARM處理器使用同一時鐘信號。協處理器中有自己的流水線。協處理器通過與ARM處理器連接的協處理器接口使用一個流水線跟隨器,對ARM內核流水線中執行的指令進行跟蹤,并且保持兩個流水線的步調一致。這樣就出現了一個問題——這種緊密耦合方式要求主處理器要知道協處理器的處理能力。這就使電路設計復雜起來,這樣,將一個新協處理器加到一個集成系統上是一個具有一定技術難度的工程問題。
為解決緊密耦合接口方式帶來的問題,后來有人提出了松散耦合的接口方式。這樣做的益處是從主處理器中提取并分離出協處理器的操作,并且能夠真正減少將一個新的協處理器與一個已存在的處理器相集成時所要做的工作。例如,通過查詢協處理器的狀態位來來和主處理器通訊的接口方式;再如,通過協處理器拉死總線的方式來和主處理器通訊的接口方式等等。但是這些接口方式,在某些應用場合都有其各自的局限性,比如在采用通過查詢協處理器的狀態位的方式時,主處理器會不斷地查詢協處理器的狀態位,這樣就會帶來不必要的功耗損耗,而且也會給軟件人員編程帶來一定麻煩;而采用協處理器拉死總線的方式時,雖然可以簡化軟件編寫工作,減少功耗消耗,但是協處理器在還沒處理完成之間,總線會被一直拉死,無法響應其他部件,這樣就會大大降低總線資源的利用率。
發明內容
本發明的目的是提供一種可靈活配置的主處理器和協處理器之間通訊的接口方法,用戶可根據各種應用場景,選擇配置協處理器中控制寄存器的某一位或某幾位,來選擇其中一種接口方式,以達到該場景下的最佳應用效果。
本發明是這樣實現的:
一種主處理器和協處理器之間的通訊接口,所述通訊接口用于支持所述主處理器通過AHB總線訪問所述協處理器,所述通訊接口至少一個控制字寄存器,用于接收主處理器發送給與協處理器的指令;所述通訊接口至少一個狀態字寄存器,用于接收來自協處理器的狀態信息,供主處理器查詢用;所述通訊接口還包括至少一個控制字寄存器,用于接口方式選擇,所述接口方式包括,接口方式A,通過查詢協處理器的狀態位來和主處理器通訊,以及接口方式B,通過停止等待來和主處理器通訊。
更進一步,所述協處理器還包括接口方式A的hready信號產生電路和接口方式B的hready信號產生電路。
更進一步,所述協處理器還包括接口方式選擇電路(901)。
更進一步,所述接口方式B的hready信號產生電路包括與門(701)和以所述與門(701)輸出結果作為選擇信號的二路選擇器(702)。
本發明還提供一種主處理器和協處理器之間的接口控制方法,所述方法包括:主處理器設置其與協處理器之間的接口方式,所述接口方式包括:接口方式A,通過查詢協處理器的狀態位來和主處理器通訊,以及接口方式B,通過停止等待來和主處理器通訊;如果所述設置的接口方式為A,則協處理器進入A模式,如果所述設置的接口方式為B,則進入B模式。
更進一步,所述方法還包括,如果協處理器進入A模式,主處理器向協處理器發送操作數、操作指令和啟動指令;協處理器接收到啟動指令,執行所述操作指令;協處理器完成所述指定的操作后,向狀態字寄存器寫入完成狀態字,供主處理器查詢。
更進一步,所述方法還包括,如果協處理器進入B模式,主處理器向協處理器發送操作數、操作指令和啟動指令;協處理器接收到啟動指令,執行所述操作指令;協處理器接收到主處理器發來的啟動指令后,執行操作指令中指定的操作,拉低hready信號;協處理器完成所述指定的操作,拉高hready信號;主處理器讀取協處理器的執行結果。
采用本發明的技術方案后,用戶可以根據具體應用場景,通過配置協處理器的控制寄存器某一位來選擇接口方式A或者接口方式B,以達到降低系統功耗或者提高總線資源的利用率的目的。
附圖說明
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于東莞市泰斗微電子科技有限公司,未經東莞市泰斗微電子科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010277582.X/2.html,轉載請聲明來源鉆瓜專利網。





