[發(fā)明專利]一種主處理器和協(xié)處理器之間的通訊接口及其控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010277582.X
• 申請(qǐng)日: 2010-09-02
• 公開（公告）號(hào): CN101944077A
• 公開（公告）日: 2011-01-12
• 發(fā)明（設(shè)計(jì)）人: 張仕兵
• 申請(qǐng)（專利權(quán)）人: 東莞市泰斗微電子科技有限公司
• 主分類號(hào): G06F15/163
• 分類號(hào): G06F15/163
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種主處理器和協(xié)處理器之間的通訊接口，所述通訊接口用于支持所述主處理器通過AHB總線訪問所述協(xié)處理器，所述通訊接口包括控制字寄存器，用于接收主處理器發(fā)送給與協(xié)處理器的指令；所述通訊接口包括狀態(tài)字寄存器，用于接收來自協(xié)處理器的狀態(tài)信息，供主處理器查詢用；其特征在于，所述通訊接口還包括控制字寄存器，用于接口方式選擇，所述接口方式包括，接口方式A，通過查詢協(xié)處理器的狀態(tài)位來和主處理器通訊，以及接口方式B，通過停止等待來和主處理器通訊。

2.如權(quán)利要求1所述的通訊接口，其特征在于，所述協(xié)處理器還包括接口方式A的hready信號(hào)產(chǎn)生電路和接口方式B的hready信號(hào)產(chǎn)生電路。

3.如權(quán)利要求2所述的通訊接口，其特征在于，所述協(xié)處理器還包括接口方式選擇電路(901)。

4.如權(quán)利要求3所述的通訊接口，其特征在于，所述接口方式B的hready信號(hào)產(chǎn)生電路包括與門(701)和以所述與門(701)輸出結(jié)果作為選擇信號(hào)的二路選擇器(702)。

5.一種主處理器和協(xié)處理器之間的接口控制方法，其特征在于，所述方法包括：主處理器設(shè)置其與協(xié)處理器之間的接口方式，所述接口方式包括：接口方式A，通過查詢協(xié)處理器的狀態(tài)位來和主處理器通訊，以及接口方式B，通過停止等待來和主處理器通訊；如果所述設(shè)置的接口方式為A，則協(xié)處理器進(jìn)入A模式，如果所述設(shè)置的接口方式為B，則進(jìn)入B模式。

6.如權(quán)利要求5所述的接口控制方法，其特征在于，所述方法還包括，如果協(xié)處理器進(jìn)入A模式，主處理器向協(xié)處理器發(fā)送操作數(shù)、操作指令和啟動(dòng)指令；協(xié)處理器接收到啟動(dòng)指令，執(zhí)行所述操作指令；協(xié)處理器完成所述指定的操作后，向狀態(tài)字寄存器寫入完成狀態(tài)字，供主處理器查詢。

7.如權(quán)利要求6所述的接口控制方法，其特征在于，所述方法還包括，如果協(xié)處理器進(jìn)入B模式，主處理器向協(xié)處理器發(fā)送操作數(shù)、操作指令和啟動(dòng)指令；協(xié)處理器接收到啟動(dòng)指令，執(zhí)行所述操作指令；協(xié)處理器接收到主處理器發(fā)來的啟動(dòng)指令后，執(zhí)行操作指令中指定的操作，拉低hready信號(hào)；協(xié)處理器完成所述指定的操作，拉高h(yuǎn)ready信號(hào)；主處理器讀取協(xié)處理器的執(zhí)行結(jié)果。