[發明專利]用FPGA實現快速SRAM讀寫控制的裝置及方法

無效

• 申請號: 201010275575.6
• 申請日: 2010-09-08
• 公開（公告）號: CN102403033A
• 公開（公告）日: 2012-04-04
• 發明（設計）人: 袁斯華;周智
• 申請（專利權）人: 盛樂信息技術（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 孫大為

技術領域

本發明涉及一種數據控制裝置及方法，具體涉及一種用于靜態隨機存取存儲器SRAM的數據控制裝置及方法。

背景技術

靜態隨機存取存儲器(Static?Random?Access?Memory，SRAM)是隨機存取存儲器的一種。所謂的“靜態”，是指這種存儲器只要保持通電，里面儲存的數據就可以恒常保持。相對之下，動態隨機存取內存(DRAM)里面所儲存的數據就需要周期性地更新。然而，當電力供應停止時，其內儲存的數據還是會消失，這與在斷電后還能儲存資料的ROM或快閃存儲器仍然是不同的。在同樣的運作頻率下，由于靜態隨機存取存儲器SRAM對稱的電路結構設計，使得每個記憶單元內所儲存的數值都能以比DRAM快的速率被讀取。除此之外，由于靜態隨機存取存儲器SRAM通常都被設計成一次就讀取所有的資料位元(Bit)，比起高低位址的資料交互讀取的DRAM，在讀取效率上也快上很多。因此雖然，靜態隨機存取存儲器SRAM的生產成本比較高，但在需要高速讀寫資料的地方，如電腦上的快取(Cache)，還是會使用靜態隨機存取存儲器SRAM。

目前，靜態隨機存取存儲器SRAM可以運行在極高的速率下，達到8ns一次讀寫操作，但是在嵌入式的設計中，由于處理器的速率低，使得SRAM的性能不能完全發揮出來，是硬件資源的一種極大的浪費。因此如何在處理器主頻不變的情況下，提高對SRAM的訪問速度，需要一個可行的解決方案。

FPGA是英文Field?Programmable?Gate?Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。現場可編程門陣列FPGA采用了邏輯單元陣列LCA(LogIC?Cell?Array)這樣一個新概念，內部包括可配置邏輯模塊CLB(Configurable?Logic?BLOCk)、輸出輸入模塊IOB(InputOutput?Block)和內部連線(Interconnect)三個部分。現場可編程門陣列FPGA的基本特點主要有：1)采用現場可編程門陣列FPGA設計ASIC電路，用戶不需要投片生產，就能得到合用的芯片。2)現場可編程門陣列FPGA可做其它全定制或半定制ASIC電路的中試樣片。3)現場可編程門陣列FPGA內部有豐富的觸發器和I/O引腳。4)現場可編程門陣列FPGA是ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。5)現場可編程門陣列FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。可以說，現場可編程門陣列FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。

發明內容

本發明所要解決的技術問題是提供一種用FPGA實現快速SRAM讀寫控制的裝置，它有效提高處理器對SRAM的訪問速度，從而提高系統的性能。

為了解決以上技術問題，本發明提供了一種用FPGA實現快速SRAM讀寫控制的裝置；包括：現場可編程門陣列FPGA，處理器對靜態隨機存取存儲器SRAM的控制端連接現場可編程門陣列FPGA；現場可編程門陣列FPGA連接靜態隨機存取存儲器SRAM；由現場可編程門陣列FPGA對處理器發來的讀寫控制信號做時序和邏輯控制，控制靜態隨機存取存儲器SRAM的讀寫。

本發明的有益效果在于：可以有效提高處理器對SRAM的訪問速度，從而提高系統的性能。

本發明還包括一種用FPGA實現快速SRAM讀寫控制的方法，包括以下步驟：

步驟一、現場可編程門陣列FPGA將處理器的寫信號/WE和讀信號/OE分別作一個相位的延時；

步驟二、然后現場可編程門陣列FPGA將原信號和相位延時后的信號進行邏輯與運算，得到一個新的寫信號/WE1和讀信號/OE1信號；

步驟三、將現場可編程門陣列FPGA將新的寫信號/WE1和讀信號/OE1信號發送給靜態隨機存取存儲器SRAM，作為讀寫信號。

其有益效果在于：現場可編程門陣列FPGA可以將信號有電平處理的比較短，用該信號控制SRAM的讀寫信號，從而提高了處理器對SRAM的訪問控制，而且還可以根據需要的不同對相位做不同的延時和邏輯運算，能得到不同速率的提高。

本發明還提供了一種用FPGA實現外部SRAM片內數據的DMA控制的方法，包括以下步驟：

步驟一、處理器需要發出直接內存訪問DMA控制的傳輸指令；