[發明專利]用FPGA實現快速SRAM讀寫控制的裝置及方法無效
| 申請號： | 201010275575.6 | 申請日： | 2010-09-08 |
| 公開（公告）號： | CN102403033A | 公開（公告）日： | 2012-04-04 |
| 發明（設計）人： | 袁斯華;周智 | 申請（專利權）人： | 盛樂信息技術（上海）有限公司 |
| 主分類號： | G11C11/413 | 分類號： | G11C11/413 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 孫大為 |
| 地址： | 201203 上*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | fpga 實現 快速 sram 讀寫 控制 裝置 方法 | ||
1.一種用FPGA實現快速SRAM讀寫控制的裝置；其特征在于，包括：
現場可編程門陣列FPGA，處理器對靜態隨機存取存儲器SRAM的控制端連接現場可編程門陣列FPGA；
現場可編程門陣列FPGA連接靜態隨機存取存儲器SRAM；
由現場可編程門陣列FPGA對處理器發來的讀寫控制信號做時序和邏輯控制，控制靜態隨機存取存儲器SRAM的讀寫。
2.如權利要求1所述的用FPGA實現快速SRAM讀寫控制的方法，其特征在于，包括以下步驟：
步驟一、現場可編程門陣列FPGA將處理器的寫信號/WE和讀信號/OE分別作一個相位的延時；
步驟二、然后現場可編程門陣列FPGA將原信號和相位延時后的信號進行邏輯與運算，得到一個新的寫信號/WE1和讀信號/OE1信號；
步驟三、將現場可編程門陣列FPGA將新的寫信號/WE1和讀信號/OE1信號發送給靜態隨機存取存儲器SRAM，作為讀寫信號。
3.如權利要求1所述的用FPGA實現快速SRAM讀寫控制的方法，其特征在于，包括以下步驟：
步驟一、處理器需要發出直接內存訪問DMA控制的傳輸指令；
步驟二、現場可編程門陣列FPGA先對處理器發來的指令進行解析，以確定是否是要實現SRAM片內DMA傳輸；
步驟三、如果結果為是，現場可編程門陣列FPGA將靜態隨機存取存儲器SRAM的數據從起始地址開始，通過計數器實現移動指定長度的數據到目的地址處，結束后給處理器一個結束信號片內數據傳輸結束。
4.如權利要求3所述的用FPGA實現快速SRAM讀寫控制的方法，其特征在于，所述步驟一中，所述的傳輸指令包括：靜態隨機存取存儲器SRAM起始地址、靜態隨機存取存儲器SRAM目的地址、片內數據移動的長度、啟動直接內存訪問DMA的4條指令。
5.如權利要求3所述的用FPGA實現快速SRAM讀寫控制的方法，其特征在于，所述步驟二中，如果處理器發來的不是直接內存訪問DMA命令，則現場可編程門陣列FPGA按普通的讀寫命令對靜態隨機存取存儲器SRAM操作。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于盛樂信息技術（上海）有限公司，未經盛樂信息技術（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201010275575.6/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：淺溝槽隔離結構的制作方法
- 下一篇：兒童益智數字魔板
