[發明專利]雙極CMOS工藝中的有源區邊墻及制造方法

有效

• 申請號: 201010275535.1
• 申請日: 2010-09-08
• 公開（公告）號: CN102403314A
• 公開（公告）日: 2012-04-04
• 發明（設計）人: 郭曉波;王永成;孟鴻林
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L21/77;H01L21/265
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體集成電路制造領域，特別是涉及一種雙極CMOS工藝中的有源區邊墻；本發明還涉及雙極CMOS工藝中的有源區邊墻的制造方法。

背景技術

在一些雙極CMOS(Bi-CMOS)工藝中，有時需要在有源區引入邊墻(Spacer)工藝來作為埋層注入是時的阻擋物。如圖1所示，為現有有源區邊墻結構示意圖。在硅襯底1上形成有有源區2以及場氧區的溝槽，在所述有源區2的表面和周圍各側面上形成有現有有源區邊墻3，現有有源區邊墻3實現對所述有源區的包覆，現有有源區邊墻3的材料為二氧化硅，現有有源區邊墻3作為后續的對場氧區的溝槽內進行離子注入如埋層注入5的阻擋層，現有有源區邊墻3的厚度滿足在后續埋層注入5中能夠阻擋離子注入到所述有源區中。

如圖2所示，是現有有源區邊墻的光反射對光刻膠形貌影響的示意圖。由于現有有源區邊墻3的材料為二氧化硅，且由于二氧化硅具有較高的反射率，在后續的光刻曝光過程中，現有有源區邊墻3會將曝光光源8反射到旁邊本來不曝光的光刻膠4上，使不應曝光的光刻膠4曝光，最后得到較差的或不可控的光刻膠4形貌，影響對光刻膠關鍵尺寸的控制能力，不利于光刻圖形的小型化。

發明內容

本發明所要解決的技術問題是提供一種雙極CMOS工藝中的有源區邊墻，能改善光刻膠形貌、提高對光刻膠關鍵尺寸的控制能力、并有利于獲得更小尺寸的光刻圖形。為此，本發明還要提供一種雙極CMOS工藝中的有源區邊墻的制造方法。

為解決上述技術問題，本發明提供一種雙極CMOS工藝中的有源區邊墻，所述有源區邊墻形成于有源區的表面和周圍各側面上并實現對所述有源區的包覆，所述有源區邊墻的材料為抗反射材料，所述有源區邊墻的厚度滿足在后續工藝中對所述有源區周側的溝槽內進行離子注入時能夠阻擋離子注入到所述有源區中。

所述抗反射材料為能夠降低光刻曝光時波長為436nm(G-line)、365nm(I-line)、248nm(KrF)、和193nm(ArF)的光源的光反射率的材料。所述抗反射材料的類型包括有機抗反射材料(BARC)、無機抗反射材料(DARC)、或有機抗反射材料和無機抗反射材料的組合。所述抗反射材料的類型要滿足和后續的光刻膠相匹配以及滿足能夠作為后續工藝中對所述有源區周側的溝槽內進行離子注入時的阻擋物的要求。其中，所述光刻膠為正性光刻膠、或負性光刻膠。

為解決上述技術問題，本發明提供的雙極CMOS工藝中的有源區邊墻的制造方法包括如下步驟：

步驟一、在硅襯底上進行場氧區的溝槽刻蝕形成有源區；

步驟二、在所述硅襯底上進行抗反射材料生長；所述抗反射材料的厚度根據后續形成的有源區邊墻的厚度和寬度進行選擇。所述抗反射材料為能夠降低光刻曝光時波長為436nm、365nm、248nm、和193nm的光源的光反射率的材料。所述抗反射材料的厚度為500埃～10000埃。

步驟三、使用各向異性的干法刻蝕方法回刻所述抗反射材料形成所述有源區邊墻；所述有源區邊墻的厚度滿足在后續工藝中對所述有源區周側的溝槽內進行離子注入時能夠阻擋離子注入到所述有源區中。

更進一步的改進是，所述抗反射材料為有機抗反射材料，步驟二中采用旋涂、烘烤的工藝在所述硅襯底上形成所述有機抗反射材料。

更進一步的改進是，所述抗反射材料為無機抗反射材料，步驟二中采用淀積的工藝在所述硅襯底上形成所述無機抗反射材料。

本發明有源區邊墻能夠減少光反射率，從而能獲得較好的和可控的光刻膠形貌，能提高對光刻膠關鍵尺寸的控制能力，最后有利于獲得更小尺寸的光刻圖形。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1是現有有源區邊墻結構示意圖；

圖2是現有有源區邊墻的光反射對光刻膠形貌影響的示意圖；

圖3-圖4是本發明實施例制造方法中有源區邊墻的結構示意圖；

圖5是本發明實施例有源區邊墻的光反射對光刻膠形貌影響的示意圖。

具體實施方式

如圖3至圖4所示，為本發明實施例制造方法中有源區邊墻的結構示意圖；圖4為制造完成后形成的本發明實施例有源區邊墻的結構示意圖。