[發明專利]集成電路裝置、存儲裝置及其制造方法

有效

• 申請號: 201010273138.0
• 申請日: 2010-09-02
• 公開（公告）號: CN102005458A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 潘瑞彧;黃仲仁;沈明輝
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/06;H01L21/8247
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

技術領域

本發明涉及浮置柵存儲單元結構(floating?gate?memory?cell?structure)以及形成包括了非對稱側壁且具有較佳抗反向穿隧干擾能力(reverse?tunnel?disturb?immunity)的浮置柵存儲單元的方法。透過本發明的使用，浮置柵存儲單元可具有較佳的抗干擾能力，且可應用現今的浮置柵半導體工藝形成，并不需要額外支出或需要額外的光掩模制作。

背景技術

于半導體工藝中，如浮置柵存儲單元(floating?gate?memory?cell)的非易失性存儲元件對于電子電路而言，特別是對于構成集成電路的電子電路而言，為常見的需求。通常為采用如閃存(FLASH)、電子可擦除可編程只讀存儲器(EEPROM)或可擦除可編程只讀存儲器(EPROM)的一模塊。于此些電路中，非易失性存儲器通常與其他的定制化邏輯(customer?defined?logic)或經授權核心(licensed?cores)相整合，且可與如微處理器、數字信號處理器(digital?signal?processors)、如ARM、RISC或相似核心功能的核心(core)、行動電話模塊(cell?phone?modules)或相似物的其他的預先定義或巨集存儲單元(predefined?or?macro?cells)相整合。

非易失性存儲單元的類型之一是基于所謂的”浮置柵(floating?gate)”。浮置柵為一存儲元件，其憑借著使用來自一溝道區域或一端點的電子傳輸的不同程序化與擦除機制以存儲電荷。經存儲電荷可接著于一非破壞性感測程序中被讀取。借由感測是否有電荷的存儲，因而可依據電荷存儲/非存儲于存儲單元內而指定其”1”或”0”的邏輯值，因此可存儲資料并于稍后讀取之。使用控制柵且于浮置柵裝置的控制柵與漏極區與源極區出施加不同的能勢電壓，則可編程(program)或擦除(erase)經存儲的電荷。借由于一區域內制作出數千個的此存儲單元，存儲模塊便可于移除電源或自集成電路處分離時仍保有存儲資料。對于如行動電話與個人數字助理(PDA)等電池驅動裝置而言，浮置柵型非易失性存儲單元(floating?gate?non-volatile?memory?cells)可用于存儲包括了系統設定、電話號碼、接觸信息、照片、錄音或相似物等使用者希望永久地存儲的重要信息。不像如動態隨機存取存儲器(DRAM)的公知易失性存儲器，當電源消失(當于電池驅動裝置的電池沒電時)或移除時，非易失性存儲單元并不會損失其存儲狀態。

浮置柵通常為晶體管結構的一部?？刂茤篷罱又烈粬艠O端并至少部分覆蓋浮置柵。浮置柵電性絕緣于控制柵與基板，從而具有”浮置”的命名。可借由摻雜基板內的數個區域以形成源極與漏極，以及于此些區域間形成電性連結關系，因而使得溝道區位于浮置柵下方。借由于控制柵及源極區與漏極區處提供不同的電性勢能，可強迫電子進入浮置柵以編程存儲單元。此外，借由施加適當的勢能，以自浮置柵內移除電子而擦除存儲單元。存儲電荷的存在與否可借由讀取存儲單元而判定，例如是借由于控制柵施加一適當勢能并觀察電流情形。經編程的存儲單元具有相較于經擦除的存儲單元為不同的反應。于一讀取勢能中觀察存儲單元的反應，則可感測到是否存儲有電荷。依照上述方式，浮置柵晶體管可作為一非易失性存儲單元。

圖1顯示了一種公知的分離柵浮置柵存儲單元結構(split?gate?floating?gate?cell?structure)。于本實施例中，浮置柵晶體管以具有特定的共用或分享端點的成對方式形成，并于下文中詳細描述之。