[發明專利]一種同時實現DDMOS和LDMOS漂移區的工藝

有效

• 申請號: 201010271195.5
• 申請日: 2010-09-01
• 公開（公告）號: CN102386131A
• 公開（公告）日: 2012-03-21
• 發明（設計）人: 劉正超
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/76
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及一種MOS晶體管的制作工藝，具體涉及一種同時制作LDMOS和DDMOS的工藝。

背景技術

與CMOS工藝兼容的高壓器件制作中，DDMOS(Drift?Drain?MosFET)和LDMOS(Lateral?Diffused?MosFET)是比較重要的高壓器件。DDMOS為漂移區摻雜MOS晶體管，與普通MOS晶體管相比，其在工藝上的不同點在于在漏結周圍增加了一個輕摻雜的漂移區，在實際工作中，漂移區降低了加載溝道上的有效電壓，從而提高了器件的耐壓能力。因而，在實際工作中，輕摻雜的漂移區降低了加在溝道上的有效電壓，從而提高了器件的耐壓能力。LDMOS為橫向摻雜MOS晶體管，其在有源區和漏區之間形成漂移區，漂移區的雜質濃度比較低，因此，當LDMOS接高壓時，由于漂移區是高阻，能夠承受更高的電壓。

DDMOS漏柵電壓可承受電壓小于25V，具有高漂移區摻雜、低溝道電阻的特點，而LDMOS漏柵電壓承受的電壓大于25V，具有低漂移區摻雜、以及高溝道電阻的特點。因此在傳統的CMOS工藝中，由于DDMOS和LDMOS漂移區電阻率不同，兩種器件的漂移區注入需要分開進行，不能同時一次進行DDMOS和LDMOS的漂移區注入工藝。這樣造成了每一次工藝制作只能完成一種高壓器件的制作，導致工藝效率較低，成本較高。

發明內容

本發明要解決的技術問題是提供一種同時實現LDMOS和DDMOS漂移區的工藝，該工藝解決了DDMOS和LDMOS制作時必須分開進行漂移區摻雜注入的問題。本發明提高了工藝制作效率，并且降低了DDMOS和LDMOS制作的工藝成本。

為解決上述技術問題，本發明提供的一種同時制作LDMOS和DDMOS的工藝，該方法包括：提供至少一個第一類型的第一阱區，用于制作DDMOS器件；提供至少一個第一類型的第二阱區，用于制作LDMOS器件；每一所述第一阱區和第二阱區均包括與第一類型相反的兩個注入區，其特征在于，還包括以下步驟：將所述制作DDMOS器件區域用掩膜保護，同時對所述制作LDMOS器件區域的所述注入區刻蝕形成淺溝槽；在所述淺溝槽形成內襯氧化層；對所述制作DDMOS器件的區域和所述制作LDMOS器件的區域退火形成漂移區。

進一步地，所述注入區由擴散或者離子注入形成。

進一步地，所述第一類型為P型，并且第二類型為N型。

進一步地，在所述注入區刻蝕形成淺溝槽的步驟中所述刻蝕工藝為STI刻蝕。

進一步地，在所述注入區刻蝕形成淺溝槽的同時，所述DDMOS器件區和所述LDMOS器件區刻蝕形成STI隔離槽。

進一步地，所述淺溝槽在注入區的深度為0.2微米至0.5微米，其具體深度依據預定調節的所述LDMOS漂移區濃度而定。

進一步地，所述注入區載流子濃度為1×10¹⁶/cm³至1×10¹⁸/cm³。

進一步地，所述DDMOS器件區的漂移區載流子濃度為5×10¹⁶/cm³至1×10¹⁸/cm³。

進一步地，所述LDMOS器件區的漂移區載流子濃度1×10¹⁶/cm³至1×10¹⁷/cm³。

進一步地，所述LDMOS器件區至少形成兩個淺溝槽。所述淺溝槽位于所述LDMOS器件區的注入區，且保證至少一個所述淺溝槽位于在所述LDMOS器件區的柵極和漏極之間，至少一個所述淺溝槽位于所述LDMOS器件區的柵極和源極之間。

根據本發明提供的一種同時實現LDMOS和DDMOS漂移區的工藝，其中，本發明在進行淺槽隔離(Shallow?Trench?Insulation，STI)工藝步驟時，在DDMOS器件區在STI刻蝕時被掩膜擋住的同時，對LDMOS器件區分別在源區、漏區之間的注入區開淺溝槽。STI刻蝕可以控制淺槽在注入區的深度，從而可以控制注入區被去除雜質濃度，最后達到對漂移區摻雜雜質濃度的控制。此外，本發明利用STI工藝中淺溝槽內襯氧化層的退火工序，同時實現注入區雜質的進一步擴散和推進。通過上述的改進，解決了傳統工藝中DDMOS和LDMOS不能同時進行漂移區制作的問題，實現了DDMOS和LDMOS同時進行漂移區的工藝，從而減少工序步驟，降低工藝成本。

附圖說明

圖1本實施例中在阱區中形成DDMOS和LDMOS器件區的注入區。