[發明專利]半導體器件及其制造方法

有效

• 申請號: 201010268580.4
• 申請日: 2010-08-30
• 公開（公告）號: CN102339829A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 鄭文謨
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L23/522;H01L21/8247;H01L21/768;G11C16/04
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧紅霞;何勝勇

技術領域

本發明涉及半導體器件及其制造方法，更具體地說，涉及包括埋入式柵極的半導體器件。

背景技術

半導體存儲器件包括多個單位單元(cell，又稱為晶胞)，每個單元包括一個電容器和一個晶體管。電容器用來暫時存儲數據，而晶體管用來根據環境利用半導體特性來改變電導率，以基于控制信號(字線)在位線和電容器之間傳輸數據。晶體管是由三個區域所組成，包括柵極、源極和漏極。根據輸入到柵極中的控制信號，源極和漏極之間發生電荷轉移。源極和漏極之間的電荷轉移利用半導體特性通過溝道區實現。

在半導體器件中，晶體管設置在半導體基板上。在半導體基板上形成柵極之后，將雜質摻雜在柵極的兩側以形成源極和漏極。在這種情況下，柵極下方的源極和漏極之間的間隔成為晶體管的溝道區。具有水平溝道區的晶體管占據半導體基板的預定面積。對于復雜的半導體存儲器件的情況，因為在半導體存儲器件中包含多個晶體管而難以減小總面積。

當半導體存儲器件的總面積減小時，可以增加每片晶片可生產的半導體存儲器件的數量從而提高產率。為了減小半導體存儲器件的總面積，已提出各種方法。在這些方法中，使用凹入式柵極來代替具有水平溝道區的傳統平面柵極。在基板中形成凹陷部，并且在凹陷部中形成柵極，從而獲得包括溝道區的凹入式柵極，該溝道區沿著凹陷部的曲面延伸。此外，已經研究出通過將整個柵極埋入在凹陷部而獲得的埋入式柵極。

在埋入式柵極中，整個柵極被埋入在半導體基板的表面下方，從而確保溝道的長度和寬度。此外，與凹入式柵極相比，埋入式柵極可以使產生于柵極(字線)和位線之間的寄生電容值減少50％。

然而，當在單元區域和外圍區域的整個結構上執行埋入式柵極工序時，相對于外圍區域的柵極所處的高度，單元區域的間隔(高度)保留下來。因此，其問題是如何利用這個高度差。在現有技術中，(i)對應于柵極高度的單元區域間隔是空的，或者(ii)當形成外圍區域的柵極(柵極位線GBL)時，一起形成單元區域的位線。

但是，(i)當單元區域的間隔是空的時，存儲節點觸點插塞的高度在單元區域中變得更高。因此，要求存儲節點觸點孔形成為深的，從而增加形成位線的難度。(ii)當單元區域的位線與外圍區域的柵極(GBL)一起形成時，單元區域的位線的電極由與形成外圍區域中的柵電極的材料相同的材料所形成。因此，單元區域中的位線也包含阻擋金屬層。因此，位線的高度變得更高，從而增加了單元區域的寄生電容值。

發明內容

本發明的各種實施例旨在使單元位線周圍的絕緣膜的厚度最小，以豎直地形成單元位線的剖面，從而改善存儲節點觸點和有源區的覆蓋裕量。

根據本發明的實施例，一種半導體器件包括：半導體基板，其包括單元區域和外圍區域；絕緣膜，其形成在所述單元區域的半導體基板的頂部上；位線觸點孔，其包括使所述半導體基板露出的經蝕刻的絕緣膜；位線觸點插塞，其埋入在所述位線觸點孔中；以及位線，其形成在所述位線觸點插塞的頂部上以具有與所述位線觸點插塞的寬度相同的寬度。

所述絕緣膜包括氧化物膜或氮化物膜。所述半導體器件還包括間隔物，所述間隔物包括形成在所述位線觸點孔的側壁處的氧化物膜、氮化物膜、或者包括氧化物膜和氮化物膜的沉積結構。

所述絕緣膜的厚度在至的范圍內。

所述位線包括：金屬層，其形成在所述位線觸點插塞的頂部上；位線導電層，其形成在所述阻擋金屬層的頂部上；硬掩模層，其形成在所述位線導電層的頂部上；以及間隔物，其形成在所述阻擋金屬層、所述位線導電層和所述硬掩模層的側壁處。

所述半導體器件還包括：形成于所述半導體基板的外圍區域中的柵極，其中，所述外圍區域的柵極的結構與所述單元區域的位線的結構相同。

所述單元區域的位線的多晶硅層的厚度比外圍區域的柵極的多晶硅層的厚度小，從而減少了接觸電阻值。

所述半導體器件還包括：埋入式柵極，所述埋入式柵極以預定深度埋入在半導體基板的單元區域的有源區和器件隔離膜中。所述埋入式柵極包括：凹陷部，其以預定深度形成在所述半導體基板中；柵極氧化物膜，其形成在所述凹陷部的表面上；柵電極，其設置在包括所述柵極氧化物膜在內的凹陷部的底部中；以及覆蓋膜，其設置在所述凹陷部中的柵電極的頂部上，從而減小了所述位線的寄生電容值。