[發明專利]用于MOS器件的塊狀接觸塞

有效

• 申請號: 201010265499.0
• 申請日: 2010-08-25
• 公開（公告）號: CN102024784A
• 公開（公告）日: 2011-04-20
• 發明（設計）人: 孫詩平;張志豪;鐘朝安;李宗霖;李忠儒;林經祥
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 陸鑫;熊須遠

1.一種集成電路結構，包括：

半導體襯底；

柵極層疊件，上覆所述半導體襯底；

柵極隔離件，在所述柵極層疊件的側壁上；

第一接觸塞，包括接觸所述柵極隔離件的內緣和與所述柵極層疊件的頂面相齊的頂面；以及

第二接觸塞，在所述第一接觸塞上方且接觸所述第一接觸塞，其中，所述第二接觸塞的截面積比所述第一接觸塞的截面積小。

2.根據權利要求1所述的集成電路結構，還包括：

源極/漏極區域，在所述半導體襯底中鄰近所述柵極層疊件的側壁；以及

硅化物區域，在所述源極/漏極區域中鄰近所述柵極隔離件的側壁，其中，所述第一接觸塞包括接觸所述硅化物區域的底面。

3.根據權利要求1所述的集成電路結構，還包括：

源極/漏極區域，在所述半導體襯底中并鄰近所述柵極層疊件的側壁；

淺槽隔離(STI)區域，在所述半導體襯底中并具有與所述源極/漏極區域鄰接的內緣；以及

硅化物區域，在所述源極/漏極區域上并鄰近所述柵極隔離件的側壁，其中，所述硅化物區域具有與所述STI區域相分隔的外緣。

4.根據權利要求1所述的集成電路結構，還包括：

源極/漏極區域，在所述半導體襯底中并鄰近所述柵極層疊件的側壁；以及

淺槽隔離(STI)區域，在所述半導體襯底中并具有與所述源極/漏極區域鄰接的內緣，其中，所述第一接觸塞還包括與所述STI區域的內緣垂直對準的外緣。

5.根據權利要求1所述的集成電路結構，還包括：

源極/漏極區域，在所述半導體襯底中并鄰近所述柵極層疊件的側壁；以及

淺槽隔離(STI)區域，在所述半導體襯底中并具有與所述源極/漏極區域鄰接的內緣，其中，所述第一接觸塞包括比所述STI區域的內緣距離所述柵極層疊件更遠的外緣。

6.根據權利要求1所述的集成電路結構，還包括：

源極/漏極區域，在所述半導體襯底中并鄰近所述柵極層疊件的側壁；以及

淺槽隔離(STI)區域，在所述半導體襯底中并具有與所述源極/漏極區域鄰接的內緣，其中，所述第一接觸塞包括比所述STI區域的內緣更接近所述柵極層疊件的外緣。

7.根據權利要求1所述的集成電路結構，其中，所述第一接觸塞的頂面與所述柵極隔離件的頂面相齊。

8.一種集成電路結構，包括：

半導體襯底；

柵極層疊件，上覆所述半導體襯底并具有第一側壁和第二側壁；

第一柵極隔離件，上覆所述半導體襯底并在所述柵極層疊件的第一側壁上；

第二柵極隔離件，上覆所述半導體襯底并在所述柵極層疊件的第二側壁上；

第一接觸塞，上覆所述半導體襯底并在所述第一柵極隔離件的側壁上；以及

第二接觸塞，上覆所述半導體襯底并在所述第二柵極隔離件的側壁上，其中，所述柵極層疊件和所述第一接觸塞之間的間距基本等于所述柵極層疊件和所述第二接觸塞之間的間距。

9.根據權利要求8所述的集成電路結構，其中，所述第一接觸塞的頂面與所述柵極層疊件的頂部相齊，并且所述第一接觸塞的頂面與所述柵極隔離件的頂部相齊。

10.根據權利要求8所述的集成電路結構，還包括第三接觸塞，上覆并接觸所述第一接觸塞，其中所述第三接觸塞的截面積比所述第一接觸塞的截面積小。

11.根據權利要求8所述的集成電路結構，其中所述柵極層疊件包括：

柵極電介質，上覆所述半導體襯底；以及

金屬柵極，在所述柵極電介質的上方。

12.根據權利要求8所述的集成電路結構，其中所述柵極層疊件包括：

柵極電介質，上覆所述半導體襯底；以及

完全硅化的柵極，在所述柵極電介質的上方。

13.根據權利要求8所述的集成電路結構，其中所述柵極層疊件包括：

柵極電介質，上覆所述半導體襯底；

多晶硅區域，在所述柵極電介質的上方；以及

金屬硅化物，在所述多晶硅區域的上方。