[發明專利]半導體器件結構及制作該半導體器件結構的方法

無效

• 申請號: 201010263270.3
• 申請日: 2010-08-19
• 公開（公告）號: CN102376754A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 李敏
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L21/336
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;謝栒

技術領域

本發明涉及半導體制造工藝，更特別地，本發明涉及一種半導體器件結構及制作該半導體器件結構的方法。

背景技術

隨著半導體器件尺寸越來越小，操作速度越來越快，對電路中器件驅動電流的要求也越來越高。尤其在進入65nm工藝節點以后，由于傳統的提高器件驅動電流的方法受到了諸多限制，因此使得通過應力工程改善半導體器件的驅動電流的方法被越來越廣泛的采用。所謂應力工程是指，在器件形成的過程中，在器件表面生長能引入應力的層，以達到改善器件性能的目的。通常，可以利用在器件上形成具有高應力的應力層來實現。

圖1為現有技術中的半導體器件結構示意圖。如圖1所示，在襯底101的表面形成有多晶硅柵極103，該多晶硅柵極103的下方為柵氧化層102，在多晶硅柵極103的兩側形成有側墻104，還具有以離子注入方式形成的源極區域105和漏極區域106；除此之外，在襯底101的需要外連的區域表面還可以形成有金屬硅化物(未示出)。在本層器件結構形成后，需要在其上生長應力層107。通常，對于PMOS器件，為了提高空穴的遷移率，會沉積一層具有壓應力的應力層；而對于NMOS器件，為了提高電子的遷移率，則會沉積一層具有張應力的應力層，以最終達到改善器件電性能的目的。

以NMOS器件為例，通常以具有高張應力的氮化硅為材料沉積應力層；同時，為了進一步增強該氮化硅層的應力，通常需要使用紫外線照射108對氮化硅層進行處理，以改變其內部鍵的結構(即，使氮化硅中比較弱的Si-H鍵和N-H鍵斷裂，再重新組合成Si-N鍵)，從而進一步提高氮化硅層的張應力。

但是，上述制作應力層的方法存在一些問題，其中最顯著的問題在于：紫外線照射會產生很多光子，這些光子會穿過應力層107進入到柵氧化層102中，從而導致柵氧化層102中產生電子空穴，最終損害器件的性能。

因此，有必要對現有的半導體器件結構的制作方法進行改進，以實質性地降低由于紫外線光子進入柵氧化層而對半導體器件產生的影響，從而改善半導體器件的質量。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決紫外光子進入柵氧化層而對半導體器件產生不利影響，本發明提出一種半導體器件結構，所述半導體器件結構包括：

前端器件層結構；

紫外光屏蔽層，所述紫外光屏蔽層形成在所述前端器件層結構的表面；以及

應力層，所述應力層形成在所述紫外光屏蔽層的上方。

進一步地，所述應力層為經過紫外線照射后的應力層。

進一步地，所述應力層用作刻蝕停止層。

進一步地，所述紫外光屏蔽層為氮氧化硅層。

進一步地，所述氮氧化硅層的厚度為100～150埃。

進一步地，所述氮氧化硅層的反射率為1.9～2.1，吸光系數為0.4～0.7。

進一步地，所述應力層至少為2層。

進一步地，所述應力層為氮化硅層。

本發明還提供一種制作如上所述的半導體器件結構的方法，所述方法包括：

a)提供前端器件層結構；

b)在所述前端器件層結構的表面形成紫外光屏蔽層；以及

c)在所述紫外光屏蔽層的上方形成應力層。

進一步地，所述方法還包括：

d)用紫外線照射所述應力層。

進一步地，依次重復執行所述步驟c)和d)至少2次。

進一步地，所述應力層用作刻蝕停止層。

進一步地，所述紫外光屏蔽層為氮氧化硅層。

進一步地，采用等離子體增強化學氣相沉積方法形成所述氮氧化硅層。

進一步地，生成所述氮氧化硅層的反應氣體包括硅烷和氧化氮。

進一步地，所述硅烷的流速為300～400sccm，所述氧化氮的流速為600～800sccm，射頻電源的頻率為150～300Hz，溫度為400～480℃。

進一步地，所述氮氧化硅層的厚度為100～150埃。

進一步地，所述氮氧化硅層的反射率為1.9～2.1，吸光系數為0.4～0.7。

進一步地，所述應力層為氮化硅層。

進一步地，所述紫外線照射的功率為2000～4000W。

進一步地，所述紫外線照射的溫度為350～480℃。