[發明專利]半導體封裝件與其制造方法有效
| 申請號: | 201010262690.X | 申請日: | 2010-08-18 |
| 公開(公告)號: | CN101924084A | 公開(公告)日: | 2010-12-22 |
| 發明(設計)人: | 洪立群 | 申請(專利權)人: | 日月光半導體制造股份有限公司 |
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L21/50 |
| 代理公司: | 上海專利商標事務所有限公司 31100 | 代理人: | 陸勍 |
| 地址: | 中國臺灣高雄市*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 封裝 與其 制造 方法 | ||
技術領域
本發明是有關于一種半導體封裝件與其制造方法,且特別是有關于一種可避免與鄰近物干涉的半導體封裝件與其制造方法。
背景技術
傳統電子裝置已漸趨向輕薄短小的設計趨勢,其內部的空間變得更狹隘,在設計上變得更困難。
例如是具有通信功能的半導體封裝件,其大致上只能放置于電子裝置的特定位置,藉以獲得較佳的通信質量。為配合此類半導體封裝件的配置,電子裝置內部的空間設計變得較復雜、設計難度提高。例如,需要大費周章移開電子裝置的螺柱并對應地重新調整螺柱周圍組件的位置等,以避免此類半導體封裝件與螺柱干涉。
發明內容
本發明有關于一種半導體封裝件與其制造方法,半導體封裝件可避開其周遭的干涉物,因此可降低電子裝置內半導體封裝件周圍的空間設計難度,縮短產品設計時程。
根據本發明的第一方面,提出一種半導體封裝件。半導體封裝件包括一基板單元、一接地部、一電性連接單元、一半導體組件、一封裝(package)單元及一電磁干擾(electromagnetic?interference,EMI)防護膜。接地部設于基板單元。電性連接單元設于基板單元上并電性連接于接地部。半導體組件設于基板單元上。封裝單元包覆半導體組件并定義一凹口,封裝單元并具有對應于凹口的一凹口壁面。電磁干擾防護膜覆蓋封裝單元、凹口壁面及電性連接單元。
根據本發明的第二方面,提出一種半導體封裝件的制造方法。制造方法包括以下步驟。提供一基板,基板具有一接地部及一電性連接部,電性連接部形成于基板上并電性連接于接地部;提供一半導體組件;設置半導體組件于基板上;以一封裝材料包覆半導體組件及電性連接部;切割封裝材料、電性連接部及基板,其中封裝材料被切割成一封裝單元,而電性連接部被切割成一電性連接單元;形成一凹口于封裝單元上,其中封裝單元具有對應于凹口的一凹口壁面;以及,形成一EMI防護膜覆蓋封裝單元、凹口壁面及電性連接單元。
根據本發明的第三方面,提出一種半導體封裝件的制造方法。制造方法包括以下步驟。提供一基板,基板具有一接地部及一電性連接部,電性連接部形成于基板上并電性連接于接地部;提供一半導體組件;設置半導體組件于基板上;以一封裝材料包覆半導體組件及電性連接部;切割封裝材料及電性連接部,其中封裝材料被切割成一封裝單元,而電性連接部被切割成一電性連接單元;形成一凹口于封裝單元上,封裝單元具有對應于凹口的一凹口壁面;形成一EMI防護膜覆蓋封裝單元、凹口壁面及電性連接單元;以及,切割基板及該EMI防護膜。
根據本發明的第四方面,提出一種半導體封裝件的制造方法。制造方法包括以下步驟。提供一基板,基板具有一第一表面與一第二表面,第一表面相對于第二表面;提供一半導體組件;設置半導體組件于基板上;以一封裝材料包覆半導體組件;切割封裝材料,其中封裝材料被切割成一封裝單元;形成凹口于封裝單元上,封裝單元具有對應于凹口的一凹口壁面;形成一EMI防護膜覆蓋封裝單元及凹口壁面;以及,切割基板及EMI防護膜,其中基板被切割成一基板單元;設置一可撓性板于基板單元上;以及,使可撓性板接觸EMI防護膜。
根據本發明的第五方面,提出一種半導體封裝件的制造方法。制造方法包括以下步驟。提供一基板,基板具有一第一表面與一第二表面,第一表面相對于第二表面;提供一可撓性板,可撓性板由一第一子撓性板及一第二子撓性板組成;設置可撓性板于基板的第二表面上;提供一半導體組件;設置半導體組件于基板的第一表面上;以一封裝材料包覆半導體組件及基板的第一表面;對應第一子撓性板的范圍,切割封裝材料及基板,其中封裝材料被切割成一封裝單元,基板被切割成一基板單元;形成一凹口于封裝單元上,封裝單元具有對應于凹口的一凹口壁面;使第二子撓性板接觸基板單元的一第一外側面;以及,形成一EMI防護膜覆蓋封裝單元、凹口壁面及第二子撓性板。
為了對本發明的上述及其它方面有更佳的了解,下文特舉較佳實施例,并配合所附圖式,作詳細說明如下:
附圖說明
圖1繪示依照本發明第一實施例的半導體封裝件的剖視圖。
圖2繪示本發明另一實施例的凹口的剖視圖。
圖3繪示本發明其它實施例的半導體封裝件的剖視圖。
圖4繪示圖3的上視圖。
圖5繪示依照本發明第一實施例的半導體封裝件的制造方法流程圖。
圖6A至6D繪示圖1的半導體封裝件的制造示意圖。
圖7繪示依照本發明一實施例的凹口的剖視圖。
圖8繪示依照本發明另一實施例的凹口的剖視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于日月光半導體制造股份有限公司,未經日月光半導體制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010262690.X/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:金屬氧化物半導體的結構及其制造方法
- 下一篇:CMOS傳感器及其制造方法





