[發(fā)明專利]微處理器以及相關(guān)指令執(zhí)行方法

有效

• 申請?zhí)枺?/td>: 201010261278.6
• 申請日: 2010-08-23
• 公開（公告）號: CN102023841A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設(shè)計(jì)）人: G·葛蘭·亨利;吉拉德·M·卡爾;羅德尼·E·虎克;泰瑞·派克斯;提摩西·A·伊里亞德
• 申請（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/318
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢大勇

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于微處理器中的浮點(diǎn)數(shù)(floating?point?number)計(jì)算領(lǐng)域，特別是有關(guān)于具有非正規(guī)數(shù)(denormal?number)的浮點(diǎn)數(shù)計(jì)算。

背景技術(shù)

在一微處理器中所表示的浮點(diǎn)數(shù)本文中，非零有限數(shù)值或操作數(shù)(operand)分為兩個(gè)類別：正規(guī)化數(shù)值(normalized?number)(或正規(guī)數(shù)(normal?number))以及非正規(guī)化數(shù)值(denormalized?number)(或非正規(guī)數(shù)(denormal?number))。舉例來說，更詳細(xì)的相關(guān)討論請共同參照由英特爾(Intel)公司所發(fā)表的文獻(xiàn)“IA-32?Architecture?Software?Developer’sManual，Volume?1：Basic?Architecture，2002，Order?Number?245470-008”中的段落4.8.2.1以及4.8.3.2中的內(nèi)容，此處僅摘要列舉其結(jié)果。一正規(guī)數(shù)、或正規(guī)化數(shù)或以正規(guī)化的形式所編碼的數(shù)值具有一個(gè)有效位數(shù)(significand)以及一個(gè)指數(shù)部分(exponent)，其中有效位數(shù)為數(shù)字1與2之間的一個(gè)實(shí)數(shù)(亦即，一整數(shù)字元接著組成一小數(shù)(fraction)的數(shù)個(gè)位)，指數(shù)部分則指定數(shù)值中二進(jìn)小數(shù)點(diǎn)的位置。當(dāng)一個(gè)浮點(diǎn)數(shù)非常趨近于0時(shí)，由于指數(shù)的范圍不足夠大來補(bǔ)償將二進(jìn)小數(shù)點(diǎn)往右移以消除前置零，使得前述正規(guī)化數(shù)值格式無法再使用于表示此數(shù)值。當(dāng)指數(shù)(偏差)為0時(shí)，較小的數(shù)僅可通過令整數(shù)字元(以及或許其它前置位)的有效位數(shù)為0來表示。在這個(gè)范圍之內(nèi)的數(shù)值便稱為非正規(guī)數(shù)、或非正規(guī)化數(shù)或非正規(guī)化形式的數(shù)值。前置零與非正規(guī)化數(shù)的使用可允許表示較小的數(shù)。然而，這樣的非正規(guī)化將造成精度的損失(前置零將減少小數(shù)部分的有效位數(shù))。

一般而言，一微處理器中的浮點(diǎn)數(shù)單元用以執(zhí)行以正規(guī)化形式表示的操作數(shù)的計(jì)算。因此，當(dāng)一個(gè)指令指定一非正規(guī)操作數(shù)(denormal?operand)時(shí)，微處理器將此非正規(guī)操作數(shù)轉(zhuǎn)換為一正規(guī)操作數(shù)，以便執(zhí)行此指令所指定的計(jì)算。這個(gè)程序?qū)速M(fèi)一相對大量的時(shí)間及/或要求一非固定數(shù)量的執(zhí)行時(shí)間來增加指令執(zhí)行延遲(latency)，其將引發(fā)討論于下的問題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種微處理器。微處理器包含多個(gè)執(zhí)行單元，用以接收多個(gè)指令以及上述指令中的指令操作數(shù)并用以執(zhí)行上述指令。微處理器也包含一指令調(diào)度器，用以發(fā)送上述指令至上述執(zhí)行單元并且選擇上述指令操作數(shù)的來源。上述執(zhí)行單元的其中至少一者用以：檢測出上述指令的其中一者的上述操作數(shù)中的一操作數(shù)為一非正規(guī)操作數(shù)、相應(yīng)于檢測出上述非正規(guī)操作數(shù)，產(chǎn)生一指示，上述指示表示上述指令需要被重新執(zhí)行；并且相應(yīng)于檢測出上述非正規(guī)操作數(shù)，提供上述非正規(guī)操作數(shù)至上述指令調(diào)度器。上述指令調(diào)度器用以：相應(yīng)于上述指示，將上述非正規(guī)操作數(shù)正規(guī)化，并且當(dāng)上述指令被重新執(zhí)行時(shí)，提供上述已正規(guī)化操作數(shù)至上述執(zhí)行單元。

本發(fā)明另一實(shí)施例提供一種指令處理方法，用以于一微處理器中處理一指定一非正規(guī)操作數(shù)的一指令，其中上述微處理器包含一執(zhí)行單元以及一指令調(diào)度器。方法包括檢測出上述指令的上述操作數(shù)為一非正規(guī)操作數(shù)，其中上述檢測步驟是由上述執(zhí)行單元所執(zhí)行。方法也包括相應(yīng)于上述檢測出上述非正規(guī)操作數(shù)，產(chǎn)生一指示，上述指示表示上述指令需要被重新執(zhí)行，其中上述產(chǎn)生上述指示的步驟是由上述執(zhí)行單元所執(zhí)行。方法也包括相應(yīng)于上述檢測出上述非正規(guī)操作數(shù)，提供上述非正規(guī)操作數(shù)至上述指令調(diào)度器，其中上述提供上述非正規(guī)操作數(shù)的步驟是由上述執(zhí)行單元所執(zhí)行。方法也包括相應(yīng)于上述指示，將上述非正規(guī)操作數(shù)正規(guī)化，其中上述將上述非正規(guī)操作數(shù)正規(guī)化的步驟是由上述指令調(diào)度器所執(zhí)行。方法也包括于上述提供上述非正規(guī)操作數(shù)之后，重新執(zhí)行上述指令。方法也包括相應(yīng)于上述重新執(zhí)行上述指令，提供上述已正規(guī)化操作數(shù)至上述執(zhí)行單元。

本發(fā)明又一實(shí)施例提供一種微處理器。微處理器包括一微碼單元以及多個(gè)執(zhí)行單元。上述執(zhí)行單元用以接收多個(gè)指令以及上述指令中的指令操作數(shù)并用以執(zhí)行上述指令。上述執(zhí)行單元的其中至少一者用以：檢測出上述指令的其中一者的上述操作數(shù)中的一操作數(shù)為一非正規(guī)操作數(shù)；以及相應(yīng)于檢測出上述非正規(guī)操作數(shù)，產(chǎn)生一指示，上述指示表示上述指令需要被重新執(zhí)行。上述微處理器用以相應(yīng)于上述指示，調(diào)用(invoke)上述微碼單元用以將上述非正規(guī)操作數(shù)正規(guī)化。上述微處理器用以當(dāng)上述指令被重新執(zhí)行時(shí)，提供上述已正規(guī)化操作數(shù)至上述執(zhí)行單元。

為使本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。