[發(fā)明專利]微處理器以及相關(guān)指令執(zhí)行方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010261278.6
• 申請(qǐng)日: 2010-08-23
• 公開（公告）號(hào): CN102023841A
• 公開（公告）日: 2011-04-20
• 發(fā)明（設(shè)計(jì)）人: G·葛蘭·亨利;吉拉德·M·卡爾;羅德尼·E·虎克;泰瑞·派克斯;提摩西·A·伊里亞德
• 申請(qǐng)（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06F9/318
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢大勇

1.一種微處理器，包括：

多個(gè)執(zhí)行單元，用以接收多個(gè)指令以及上述指令中的指令操作數(shù)并用以執(zhí)行上述指令；以及

一指令調(diào)度器，用以發(fā)送上述指令至上述執(zhí)行單元并且用以選擇上述指令操作數(shù)的來源；

其中上述執(zhí)行單元的其中至少一者用以：

檢測(cè)出上述指令的其中一者的上述操作數(shù)中的一操作數(shù)為一非正規(guī)操作數(shù)；

相應(yīng)于檢測(cè)出上述非正規(guī)操作數(shù)，產(chǎn)生一指示，上述指示表示上述指令需要被重新執(zhí)行；以及

相應(yīng)于檢測(cè)出上述非正規(guī)操作數(shù)，提供上述非正規(guī)操作數(shù)至上述指令調(diào)度器；

其中上述指令調(diào)度器用以：

相應(yīng)于上述指示，將上述非正規(guī)操作數(shù)正規(guī)化；以及

當(dāng)上述指令被重新執(zhí)行時(shí)，提供上述已正規(guī)化操作數(shù)至上述執(zhí)行單元。

2.根據(jù)權(quán)利要求1所述的微處理器，其中若于上述指令被重新執(zhí)行時(shí)上述指令調(diào)度器尚未完成上述正規(guī)化上述非正規(guī)操作數(shù)，上述指令調(diào)度器用以在上述指令調(diào)度器完成上述正規(guī)化上述非正規(guī)操作數(shù)之前，等待發(fā)送上述指令至上述執(zhí)行單元。

3.根據(jù)權(quán)利要求1所述的微處理器，還包括：

一重排序緩沖器，耦接至上述執(zhí)行單元，上述重排序緩沖器包括多個(gè)項(xiàng)目，每一上述項(xiàng)目用以儲(chǔ)存一指令的執(zhí)行信息，每一上述項(xiàng)目具有一旗標(biāo)，用以表示其儲(chǔ)存的上述指令是否需要被重新執(zhí)行；

其中上述重排序緩沖器用以相應(yīng)于上述執(zhí)行單元所產(chǎn)生關(guān)于上述指令需要被重新執(zhí)行的上述指示，設(shè)定上述指令所對(duì)應(yīng)的上述項(xiàng)目的上述旗標(biāo)。

4.根據(jù)權(quán)利要求3所述的微處理器，其中上述重排序緩沖器用以相應(yīng)于檢測(cè)到上述指令的項(xiàng)目中的上述旗標(biāo)被設(shè)定時(shí)，于上述指令變成上述重排序緩沖器中的最舊指令時(shí)重新執(zhí)行上述指令。

5.根據(jù)權(quán)利要求3所述的微處理器，其中上述執(zhí)行單元用以相應(yīng)于檢測(cè)出上述非正規(guī)操作數(shù)，提供上述重排序緩沖器一標(biāo)記，上述標(biāo)記用以識(shí)別上述重排序緩沖器中的上述指令的項(xiàng)目，其中上述重排序緩沖器用以使用上述標(biāo)記來設(shè)定上述旗標(biāo)，其中上述指令調(diào)度器用以儲(chǔ)存上述標(biāo)記并接著使用儲(chǔ)存的上述標(biāo)記來檢測(cè)上述指令于何時(shí)被重新執(zhí)行。

6.根據(jù)權(quán)利要求1所述的微處理器，還包括：

一總線，耦接至上述執(zhí)行單元；

其中在上述指令的一初始執(zhí)行期間，該執(zhí)行單元用以相應(yīng)于檢測(cè)出上述非正規(guī)操作數(shù)，在上述總線上提供上述非正規(guī)操作數(shù)至上述指令調(diào)度器；

其中在上述指令的上述初始執(zhí)行之后的一執(zhí)行期間，該執(zhí)行單元用以利用上述已正規(guī)化操作數(shù)，在上述總線上提供上述執(zhí)行單元所產(chǎn)生的上述指令的一結(jié)果。

7.根據(jù)權(quán)利要求1所述的微處理器，其中上述執(zhí)行單元用以：

檢測(cè)出上述指令的一第二操作數(shù)為一第二非正規(guī)操作數(shù)；

相應(yīng)于檢測(cè)出上述第二非正規(guī)操作數(shù)，產(chǎn)生一第二指示，表示上述指令需要被重新執(zhí)行；以及

相應(yīng)于檢測(cè)出上述第二非正規(guī)操作數(shù)，提供上述第二非正規(guī)操作數(shù)至上述指令調(diào)度器；

其中上述指令調(diào)度器用以：

相應(yīng)于上述第二指示，將上述第二非正規(guī)操作數(shù)正規(guī)化；以及

當(dāng)上述指令被重新執(zhí)行時(shí)，提供已正規(guī)化的上述第二操作數(shù)至上述執(zhí)行單元。

8.根據(jù)權(quán)利要求1所述的微處理器，其中若在上述第一指令的上述重新執(zhí)行之前，上述指令調(diào)度器儲(chǔ)存有上述第一指令的上述已正規(guī)化操作數(shù)且上述執(zhí)行單元因?yàn)橐坏诙噶罹哂幸环钦?guī)操作數(shù)以及上述第二指令的執(zhí)行順序較新于上述第一指令而產(chǎn)生關(guān)于一第二指令需要被重新執(zhí)行的一指示時(shí)，上述指令調(diào)度器用以放棄上述第一指令的上述已正規(guī)化操作數(shù)并且開始將上述第二指令的上述非正規(guī)操作數(shù)正規(guī)化。