[發明專利]半導體裝置及其探針測試方法

有效

• 申請號: 201010260882.7
• 申請日: 2010-08-24
• 公開（公告）號: CN102110659A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 尹泰植;李鍾天
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L21/66
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;黃啟行

相關申請的交叉引用

本申請要求于2009年12月28日向韓國專利局提交的申請號為10-2009-0131791的韓國專利申請的優先權，其全部內容通過引用合并于此。

技術領域

本發明的各個實施例涉及半導體裝置以及相關方法。具體地，特定的示例性實施例涉及半導體裝置及其探針測試方法。

背景技術

半導體裝置尤其是存儲裝置具有用于儲存數據的存儲核心。用于保證半導體裝置的正常操作以及用于執行測試的邏輯電路通常位于存儲核心的外圍區。用于執行測試的邏輯電路可以包括用來測量內部電壓電平或用來執行探針測試以檢測缺陷單元的探針測試邏輯電路。探針測試通常在半導體芯片為晶片形式時執行。

圖1是圖示現有半導體裝置的芯片布圖的示意圖。在圖1所示的芯片中，用于執行芯片的探針測試的探針測試邏輯電路15位于芯片的外圍區PERI。用于保證半導體裝置的正常操作的邏輯電路11、12、13和14也位于芯片的外圍區PERI。外圍區PERI被由一個或更多個存儲體BANK0至BANK7所構成的存儲核心包圍，芯片的邊緣區用作劃片通道Scribe?Lane。在對晶片執行芯片的探針測試之后，通過沿著邊緣區中的劃片通道切割晶片并封裝芯片，可以制造出半導體裝置。

用于執行探針測試的探針測試邏輯電路除了在晶片上測試芯片的時候有用以外，其它時候可能是毫無用處的。然而，由于探針測試邏輯電路通常位于放置了焊盤鍵合部分和用于保證半導體裝置的正常操作的邏輯電路的外圍區PERI中，因此不能輕易地去除探針測試邏輯電路。

與此同時，最近開發出了將多個芯片層疊并封裝在單個封裝中的三維半導體裝置來增強半導體裝置的集成度。由于兩個或更多個芯片垂直地層疊，這樣的三維半導體裝置可以在相同的空間中實現增大的集成度。此外，近來已使用了貫穿硅通孔(TSV)法，這種TSV法形成穿過多個垂直層疊的芯片的硅通孔以彼此電連接。由于使用TSV法的半導體裝置垂直地穿過層疊的芯片并使層疊的芯片電連接，因此與使用放置在芯片邊緣的鍵合引線而使每個芯片電連接的半導體裝置相比，可以有效地減少半導體裝置的封裝面積。

當使用TSV時，雖然單個半導體裝置可以通過層疊多個具有相同結構的芯片來形成，但單個半導體裝置通常是由一個用于控制整個半導體裝置的操作的主芯片和多個用于儲存數據的從芯片構成的。如圖1所示，主芯片可以包括位于芯片的外圍區PERI中的邏輯電路和焊盤。主芯片還可以包括存儲核心。而從芯片只要包括存儲核心、用于修復的邏輯電路、以及用于TSV連接的邏輯電路就足夠了。

為了提高半導體裝置的價格競爭力，使位于單個晶片上的芯片數量增加可能是重要的。然而，根據上述的常規方法來制造從芯片可能并不能允許這樣使晶片上的芯片總數量增加，因此不夠經濟。

發明內容

因此，本發明的各個實施例提供可以提升經濟效益繼而提升半導體裝置的價格競爭力的半導體裝置和/或方法。特別是，特定的示例性實施例提供能使用于執行探針測試的邏輯電路在完成探針測試之后被去除的半導體裝置以及相關的方法，所述半導體裝置以及相關的方法相應地可以增加可供放置額外的芯片的晶片空間。

為了實現根據本發明的目的的優點，如文中所實施并概括描述的，本發明的一個示例性方面可以提供一種半導體裝置，包括：芯片；劃片通道，所述劃片通道位于芯片周圍；以及探針測試邏輯電路，所述探針測試邏輯電路用于在芯片上執行探針測試。根據另一個方面，探針測試邏輯電路可以位于劃片通道的一部分上。

根據一些示例性的方面，一種半導體裝置可以包括：第一芯片；第二芯片；劃片通道，所述劃片通道位于第一芯片與第二芯片之間；以及探針測試邏輯電路，所述探針測試邏輯電路用于對第一芯片和第二芯片進行探針測試。探針測試邏輯電路可以位于劃片通道上。此外，劃片通道和位于劃片通道上的探針測試邏輯電路可以在完成探針測試之后被去除。

在另一個示例性的方面中，提供一種半導體裝置，可以包括：晶片上的芯片；劃片通道，所述劃片通道位于晶片上并與所述芯片相鄰，用于所述芯片與晶片上的相鄰的芯片分離；以及邏輯電路，所述邏輯電路用于在芯片上執行探針測試。邏輯電路可以位于劃片通道上，使得當沿著劃片通道切割晶片而將芯片與相鄰的芯片分離時，邏輯電路被去除。