[發明專利]半導體裝置及其探針測試方法

有效

• 申請號: 201010260882.7
• 申請日: 2010-08-24
• 公開（公告）號: CN102110659A
• 公開（公告）日: 2011-06-29
• 發明（設計）人: 尹泰植;李鍾天
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L21/66
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;黃啟行

1.一種半導體裝置，包括：

芯片；

劃片通道，所述劃片通道位于所述芯片周圍；以及

探針測試邏輯電路，所述探針測試邏輯電路用于對所述芯片執行探針測試，

其中，所述探針測試邏輯電路位于所述劃片通道的一部分上。

2.如權利要求1所述的半導體裝置，其中，所述芯片包括：

多個存儲體；以及

芯片操作邏輯電路，所述芯片操作邏輯電路與所述多個存儲體的操作相關。

3.如權利要求2所述的半導體裝置，其中，所述芯片操作邏輯電路包括用于所述存儲體中的至少一個的修復電路。

4.如權利要求2所述的半導體裝置，其中，所述芯片操作邏輯電路包括用于所述芯片的TSV連接的邏輯電路。

5.一種半導體裝置，包括：

第一芯片；

第二芯片；

劃片通道，所述劃片通道位于所述第一芯片與所述第二芯片之間；以及

探針測試邏輯電路，所述探針測試邏輯電路用于對所述第一芯片和所述第二芯片進行探針測試，所述探針測試邏輯電路位于所述劃片通道上，

其中，在完成所述探針測試之后，所述劃片通道和位于所述劃片通道上的所述探針測試邏輯電路被去除。

6.如權利要求5所述的半導體裝置，其中，所述第一芯片和所述探針測試邏輯電路之間的電連接與所述第二芯片和所述探針測試邏輯電路之間的電連接在邏輯上相反。

7.如權利要求5所述的半導體裝置，其中，所述第一芯片包括：

多個存儲體；以及

第一芯片操作邏輯電路，所述第一芯片操作邏輯電路與所述多個存儲體的操作相關。

8.如權利要求7所述的半導體裝置，其中，所述第一芯片操作邏輯電路包括用于所述存儲體中的至少一個的修復電路。

9.如權利要求7所述的半導體裝置，其中，所述第一芯片操作邏輯電路包括用于所述第一芯片的TSV連接的邏輯電路。

10.如權利要求7所述的半導體裝置，其中，所述第二芯片包括：

多個存儲體；以及

第二芯片操作邏輯電路，所述第二芯片操作邏輯電路與所述多個存儲體的操作相關。

11.如權利要求10所述的半導體裝置，其中，所述第二芯片操作邏輯電路包括用于所述存儲體中的至少一個的修復電路。

12.如權利要求10所述的半導體裝置，其中，所述第二芯片操作邏輯電路包括用于所述第二芯片的TSV連接的邏輯電路。

13.如權利要求12所述的半導體裝置，其中，所述第一芯片的所述修復電路和所述邏輯電路以及所述第二芯片的所述修復電路和所述邏輯電路與所述探針測試邏輯電路相鄰。

14.如權利要求10所述的半導體裝置，其中，所述第一芯片的所述多個存儲體的排列順序與所述第二芯片的所述多個存儲體的排列順序在拓撲上相反。

15.一種半導體裝置，包括：

晶片上的芯片；

劃片通道，所述劃片通道位于所述晶片上并與所述芯片相鄰，用于將所述芯片與所述晶片上的相鄰的芯片分離；以及

邏輯電路，所述邏輯電路用于在所述芯片上執行探針測試，

其中，所述邏輯電路位于所述劃片通道上，使得當沿著所述劃片通道切割所述芯片以將所述芯片與所述相鄰的芯片分離時所述邏輯電路被去除。

16.如權利要求15所述的半導體裝置，其中，所述邏輯電路被配置為對所述芯片和所述相鄰的芯片共同地執行所述探針測試。

17.一種半導體裝置的探針測試方法，包括以下步驟：

提供半導體裝置，所述半導體裝置包括第一芯片和第二芯片，所述第一芯片和所述第二芯片共用探針測試邏輯電路；

響應于第一芯片選擇信號而執行所述第一芯片的探針測試；

響應于第二芯片選擇信號而執行所述第二芯片的探針測試；

根據所述第一芯片的探針測試結果來修復所述第一芯片；

根據所述第二芯片的探針測試結果來修復所述第二芯片；以及

去除所述探針測試邏輯電路。