[發明專利]一種構造低介電常數介質材料表面形貌的方法

無效

• 申請號: 201010253667.4
• 申請日: 2010-08-16
• 公開（公告）號: CN101937871A
• 公開（公告）日: 2011-01-05
• 發明（設計）人: 沈臻魁;宗兆翔;劉冉
• 申請（專利權）人: 復旦大學
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術領域

本發明屬于微電子技術領域，具體涉及一種構造互連工藝中低介電常數介質材料表面形貌的方法。

背景技術

隨著超大規模集成電路的發展，多層布線已成必須，并成為確定集成電路性能和成本的重要因素之一。為了減小互連線的RC，采用低介電常數介質材料是提高性能的有效途徑之一。旋涂玻璃法，簡稱SOG，是現在最普遍被采用的一種局部性的平坦化技術。它是一種把溶于溶劑的介電材料，以旋涂的方式涂于晶圓上，因此成為相當方便的技術，且填溝能力也很不錯。因此許多的SOG供應廠商為了提供低介電常數的SOG材料，已不斷研發出像HSQ(Hydrogen?silesquioxane)和MSQ(Methylsequioxane)等聚合物材料，其最小介電常數值約2.6～2.8,已經廣泛的被應用于先進的半導體互連制造工藝中。

傳統的互連制造工藝對介質材料的表面形貌圖形化主要靠光刻和刻蝕工藝來完成，工藝步驟較多，成本相對較高。舉例來說，在集成電路應用最廣泛的雙大馬士革工藝，對于低介電常數材料的形貌圖形化需要先進行一次光刻和刻蝕溝道，再進行光刻和刻蝕通孔才完成。

發明內容

本發明的目的在于提出一種工藝步驟簡單，成本較低的構造低介電常數介質材料表面形貌圖形化的方法，以用于微電子領域互連制造工藝。

本發明提出的構造低介電常數介質材料表面形貌圖形化的方法，其具體步驟包括：

（1）在襯底上淀積低介電常數介質材料薄膜；?

（2）用表面具有一定形貌圖形的壓印模具壓印低介電常數介質材料薄膜，在薄膜上得到圖形形貌；

（3）對被壓印的低介電常數介質材料薄膜固化成型。?

本發明中，所述的低介電常數介質材料包括HSQ(Hydrogen?silesquioxane)，?MSQ(Methylsequioxane)，特氟龍和PPLK(Photo?Patternable?Low?Dielectrics)等。

本發明中，步驟（1）中所述淀積低介電常數介質材料薄膜的方法包括旋涂，滴定等。

本發明中，步驟（2）中所述壓印的方法包括納米壓印，機械壓印等。

本發明中，步驟（3）中所述的固化技術包括紫外固化，加熱，退火固化等技術。

本發明中，所述的襯底為硅、玻璃或晶圓。

本發明所提供的構造低介電常數介質材料表面形貌的方法可以有效實現互連制造工藝中的結構，應用廣泛，大大降低生產成本。

附圖說明

圖1A-1E為依據本發明方法的實例過程剖面示意圖。

圖2A-2B為某一配比下的HSQ(Hydrogen?silesquioxane)低介電常數介質材料在以1微米周期，100nm線寬的硅模板壓印后的效果示意圖。

圖中標號：100襯底，102?低介電常數介質材料薄膜，102-1?壓印過后的低介電常數介質材料，104?光柵結構的壓印模具。

具體實施方式

下文結合圖示在參考實施例中更具體地描述本發明，本發明提供優選實施例，但不應該被認為僅限于在此闡述的實施例。在圖中，為了方便說明，放大了層和區域的厚度，所示大小并不代表實際尺寸。

參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認為僅限于圖中所示區域的特定形狀，在本發明實施例中，均以光柵結構表示，圖中的表示是示意性的，但這不應該被認為限制本發明的范圍。

圖1為依據本發明方法應用的實例的制備過程剖面示意圖。

圖1A為襯底100的橫截面圖。所選擇的襯底可以為硅或晶圓等。本文中實例選擇的是硅。

圖1B為在襯底100上旋涂一層低介電常數介質材料薄膜102后的橫截面圖，低介電常數介質材料可以為HSQ(Hydrogen?silesquioxane)，?MSQ(Methylsequioxane)，特氟龍和PPLK(Photo?Patternable?Low?Dielectrics)等。本實例使用的是HSQ(Hydrogen?silesquioxane)，先將其以一定比例溶于甲基異丁基酮MIBK溶劑中，再以2000r/min旋涂在襯底100上，然后在140--160攝氏度（如150攝氏度）的熱板上對其加熱8—12分鐘如（10分鐘），從而得到介質薄膜102。?

圖1C為利用壓印模具104加工壓印低介電常數介質材料的橫截面圖，加工方法可以為納米壓印，機械壓印等。本實例采用具有光柵結構的模具納米壓印技術。