[發(fā)明專利]一種半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201010250728.1
• 申請日: 2010-08-11
• 公開（公告）號: CN102376625A
• 公開（公告）日: 2012-03-14
• 發(fā)明（設(shè)計）人: 王文武;趙超;王曉磊;陳大鵬
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52
• 代理公司: 北京市立方律師事務(wù)所 11330
• 代理人: 馬佑平

技術(shù)領(lǐng)域

本發(fā)明通常涉及一種半導(dǎo)體器件及其制造方法，具體來說，涉及一種具有低寄生電阻的接觸塞的半導(dǎo)體器件及其制造方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的飛速發(fā)展，22納米及以下技術(shù)MOS工藝集成電路關(guān)鍵核心技術(shù)的應(yīng)用是集成電路發(fā)展的必然趨勢，也是國際上主要半導(dǎo)體公司和研究組織競相研發(fā)的課題之一。目前，針對源極/漏極工程的研究主要包括：超淺低阻PN結(jié)源/漏技術(shù)、低肖特基勢壘金屬源/漏技術(shù)、抬升源/漏技術(shù)和鎢(W)/銅(Cu)混合接觸塞技術(shù)等。

傳統(tǒng)的接觸塞填充材料是W，而隨著CMOS工藝進(jìn)入到32納米及以下，由于接觸塞橫截面積的減小及材料本身的電阻限制，接觸塞的電阻值急劇增大，這使得該部分的寄生電阻對CMOS器件產(chǎn)生明顯的退化影響。為了克服上述困難，一種可能的解決方案是采用Cu接觸塞技術(shù)，即采用Cu為填充材料。Cu接觸技術(shù)雖然解決了接觸塞電阻值高的問題，但另一方面卻帶來了可靠性問題，即由于Cu擴(kuò)散問題造成的器件性能下降。隨著CMOS工藝的進(jìn)一步發(fā)展，開發(fā)新的接觸塞材料及填充工藝成為延續(xù)CMOS器件按比例縮小的一個重要推動力。

因此，有必要提出一種具有低寄生電阻的接觸塞的半導(dǎo)體器件及其制造方法。

發(fā)明內(nèi)容

鑒于上述問題，本發(fā)明提供了一種半導(dǎo)體器件的制造方法，所述方法包括：A、提供襯底以及在其上形成的柵極區(qū)；B、覆蓋所述柵極區(qū)兩側(cè)的襯底以形成層間介質(zhì)層；C、在所述層間介質(zhì)層內(nèi)形成開口；D、利用所述開口刻蝕所述襯底，以形成填充區(qū)；E、在所述填充區(qū)內(nèi)形成嵌入源/漏區(qū)，以及在所述開口內(nèi)、嵌入源/漏區(qū)上形成提升區(qū)；F、在所述提升區(qū)上形成填滿所述開口的接觸塞，其中所述接觸塞包括納米級金屬催化顆粒以及其上的碳納米管。

本發(fā)明還提供了另一種形成半導(dǎo)體器件的方法，所述方法包括：A、提供半導(dǎo)體襯底，以及在其上形成柵極區(qū)，以及在所述柵極區(qū)兩側(cè)的襯底內(nèi)形成源/漏摻雜區(qū)；B、覆蓋所述源/漏摻雜區(qū)以形成層間介質(zhì)層；C、在所述層間介質(zhì)層內(nèi)、源/漏摻雜區(qū)上形成開口；D、在所述源/漏摻雜區(qū)上形成填滿所述開口的接觸塞，其中所述接觸塞包括納米級金屬催化顆粒以及其上的碳納米管。

本發(fā)明提供了根據(jù)上述方法形成的半導(dǎo)體器件，所述器件包括：半導(dǎo)體襯底以及在其上形成的柵極區(qū)；形成于所述柵極區(qū)兩側(cè)的襯底上的層間介質(zhì)層；形成于所述柵極區(qū)兩側(cè)的半導(dǎo)體襯底內(nèi)的源/漏區(qū)；形成于所述源/漏區(qū)上的、層間介質(zhì)層內(nèi)的接觸塞，其中所述接觸塞包括納米級金屬催化顆粒以及其上的碳納米管。

通過采用本發(fā)明所述的器件的制造方法，在源/漏區(qū)或提升區(qū)上形成包括納米級的催化金屬顆粒以及其上的碳納米管的接觸塞結(jié)構(gòu)，納米級的催化金屬顆粒一方面有誘導(dǎo)碳納米管生長的作用外，另一方面還可以起到減小接觸塞與源/漏區(qū)的接觸電阻的作用，進(jìn)而降低器件的接觸電阻，而且碳納米管本身具有高導(dǎo)電性，這大大降低了接觸塞的體電阻，從而降低器件的寄生電阻，此外，在嵌入式源/漏區(qū)上形成這種接觸塞結(jié)構(gòu)，還將保持源/漏區(qū)對溝道的應(yīng)力，在很大程度上可提高器件的性能，如開態(tài)驅(qū)動電流等。

附圖說明

圖1示出了根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；

圖2-9示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件各個制造階段的示意圖；

圖10示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的制造方法的流程圖；

圖11-17示出了根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件各個制造階段的示意圖。

具體實(shí)施方式

本發(fā)明通常涉及一種半導(dǎo)體器件及其制造方法。下文的公開提供了許多不同的實(shí)施例或例子用來實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實(shí)施例，也可以包括另外的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。

第一實(shí)施例