[發明專利]一種石墨烯器件及其制造方法

無效

• 申請號: 201010250696.5
• 申請日: 2010-08-11
• 公開（公告）號: CN102376624A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 王文武;趙超;陳大鵬
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/52
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

技術領域

本發明通常涉及一種半導體器件及其制造方法，具體來說，涉及一種石墨烯的半導體器件及其制造方法。

背景技術

當前，針對前瞻性先導研究，國際上最關心的是11nm-16nm技術代以后，CMOS器件是否還能象現在這樣基于硅半導體襯底。一個研究熱點是開發新的具有更高載流子遷移率的材料體系和新的技術手段來進一步延展摩爾定律和超越硅CMOS(Beyond?Si-CMOS)，推進集成電路技術的發展。

石墨烯材料以其優異的物理性質得到了廣泛的關注，是被人們很看好的一種碳基材料。石墨烯是單原子層的石墨晶體薄膜，其晶格是由碳原子構成的六方點陣蜂窩狀二維結構。石墨烯電子和空穴遷移率大致相當，具有極高的載流子遷移率，是硅的電子遷移率的10倍和空穴遷移率的30倍，遠遠超過了電子在一般導體或半導體中的運動速度，是自然界中遷移率最高的材料。

雖然石墨烯材料展現出了很多優異的物理特性，但其作為高遷移率溝道材料在CMOS器件中的應用還面臨著許多挑戰。其中，由于石墨烯襯底的超薄特性(單層或者多層結構)，傳統CMOS工藝的利用離子注入形成PN結源/漏區的方法不再適用，而是采用在柵極區兩側的石墨烯襯底上直接生長金屬電極的方法，但由此而帶來的問題是相對高的寄生電阻，這將影響器件的速度和性能。

因此，有必要提出一種具有低寄生電阻的接觸塞的石墨烯器件及其制造方法。

發明內容

鑒于上述問題，本發明提供了一種石墨烯器件的制造方法，所述方法包括：提供襯底；在所述襯底上形成至少包括一層的n型或p型石墨烯層；在所述石墨烯層上形成柵極區，所述柵極區包括金屬電極；覆蓋未被所述柵極區覆蓋的石墨烯層以形成層間介質層；在所述層間介質層內形成石墨烯層的接觸塞，其中所述接觸塞包括位于石墨烯層上的納米級的催化金屬顆粒及其上的碳納米管。

本發明還提供了一種利用上述方法形成的器件，所述器件包括：襯底；形成于所述襯底上至少包括一層的n型或p型石墨烯層；形成于所述石墨烯層上的柵極區，所述柵極區包括金屬電極；形成于未被所述柵極區覆蓋的石墨烯層上的層間介質層；形成于所述層間介質層內、石墨烯層上的接觸塞，其中所述接觸塞包括位于石墨烯層上的納米級的催化金屬顆粒及其上的碳納米管。

通過采用本發明所述的方法，在所述石墨烯襯底上形成具有金屬柵極的柵極區，并在柵極區兩側的石墨烯上形成包括納米級的催化金屬顆粒以及其上的碳納米管的接觸塞結構，納米級的催化金屬顆粒一方面有誘導碳納米管生長的作用外，另一方面還可以起到調節碳納米管和石墨烯接觸塞時的勢壘高度的作用，進而降低接觸電阻，而且碳納米管本身具有高導電性，這大大降低了接觸塞的體電阻，從而降低石墨烯器件的寄生電阻，提高器件的性能。

附圖說明

圖1示出了根據本發明實施例的石墨烯器件的制造方法的流程圖；

圖2-8示出了根據本發明的實施例的石墨烯器件各個制造階段的示意圖；

具體實施方式

本發明通常涉及一種石墨烯器件及其制造方法。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，并且目的不在于限制本發明。此外，本發明可以在不同例子中重復參考數字和/或字母。這種重復是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關系。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結構可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。

參考圖1，圖1示出了根據本發明實施例的石墨烯器件的制造方法流程圖。在步驟S101，提供襯底201，參考圖2。所述襯底201包括絕緣材料或半導體材料，例如SiO2、Si或SiC，或其組合。所述襯底201已做好前期處理操作，所述處理操作包括預清洗，對于襯底包括半導體材料的實施例中，所述處理操作包括預清洗及形成淺溝槽隔離區。在本發明圖示實施例中，所述襯底包括絕緣材料，例如SiO₂。