[發明專利]嵌埋有半導體元件的封裝結構及其制法

有效

• 申請號: 201010250039.0
• 申請日: 2010-08-04
• 公開（公告）號: CN102376675A
• 公開（公告）日: 2012-03-14
• 發明（設計）人: 曾昭崇
• 申請（專利權）人: 欣興電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L23/495;H01L21/60
• 代理公司: 北京市中聯創和知識產權代理有限公司 11364
• 代理人: 王玉雙;張松林

技術領域

本發明涉及一種封裝結構及其制法，尤其涉及一種不易彎曲變形的嵌埋有半導體元件的封裝結構及其制法。

背景技術

隨著半導體封裝技術的演進，除了傳統打線接合式(Wire?bonding)半導體封裝技術以外，目前半導體裝置(Semiconductor?device)已開發出不同的封裝型態，例如直接在一封裝基板(packaging?substrate)中嵌埋并電性整合一例如具有集成電路的半導體芯片，這種封裝件能縮減整體半導體裝置的體積并提升電性性能，于是成為一種封裝的趨勢。

請參閱圖1，為現有的嵌埋有半導體元件的封裝結構的剖視示意圖，包括：基板1，具有相對應的第一表面1a與第二表面1b，并具有貫穿該第一表面1a及第二表面1b的開口100；半導體芯片11，設在該開口100中，且該半導體芯片11具有作用面11a，在該作用面11a上具有多個電極墊111并外露在該第一表面1a；以及增層結構12，設在該基板1的第一表面1a與半導體芯片11的作用面11a上，該增層結構12包括至少一介電層121、設在該介電層121上的線路層122、與多個設在該介電層121中的導電盲孔123，部分導電盲孔123電性連接該線路層122及這些電極墊111，且該增層結構12最外層的線路層122還具有多個電性接觸墊124，又在該增層結構12最外層上設有絕緣保護層13，且該絕緣保護層13具有多個絕緣保護層開孔130，以使各該電性接觸墊124對應外露在各該絕緣保護層開孔130。

現有的嵌埋有半導體元件的封裝結構僅在基板1的第一表面1a形成該增層結構12，因而該基板1的兩側為不對稱的結構，導致該基板1的一表面會受到該增層結構12的應力影響而使整體封裝結構翹曲(warpage)，如圖1所示的兩側向上、中間向下凹的彎曲，進而造成整體封裝結構的可靠度及后續工藝的良率顯著下降等問題。

因此，如何避免現有技術中的嵌埋有半導體元件的封裝結構容易因為整體結構的不對稱而導致翹曲等問題，已成為目前亟需解決的問題。

發明內容

鑒于上述現有技術的種種缺陷，本發明的主要目的在于提供一種能避免整體結構翹曲的嵌埋有半導體元件的封裝結構。

為達到上述目的，本發明揭露一種嵌埋有半導體元件的封裝結構，包括：基板，具有相對的第一表面與第二表面、及貫穿該第一與第二表面的開口，且該基板由多個第一介電層相疊合所構成，各該第一介電層中設有多個貫穿的開槽以嵌設多個導體架，而各該導體架具有設在該開槽中的壁部及延伸至該第一介電層表面的頂部，且相鄰的第一介電層中的導體架通過壁部的底端與頂部的頂端相連接；以及半導體芯片，設在該開口中，且該半導體芯片具有作用面，該作用面上具有多個電極墊，而這些電極墊外露在該基板的第一表面。

前述的封裝結構中，這些彼此連接的導體架的壁部從第二表面至第一表面的設置可逐漸向開口接近，且這些壁部向開口接近的幅度可越來越大或越來越小；或者，這些彼此連接的導體架的壁部從第二表面至第一表面的設置可逐漸向開口遠離，且這些壁部向開口遠離的幅度可越來越大或越來越小。

依上所述的嵌埋有半導體元件的封裝結構，該導體架的頂部可延伸至第一介電層的全部表面，位在各該第一介電層中的壁部可等間距地設置，且相鄰第一介電層中的壁部可交錯地設置。

又在前述的封裝結構中，該基板的第二表面還可設有導體散熱部，其連接相鄰的該第一介電層中的多個導體架。

依上所述的嵌埋有半導體元件的封裝結構，這些壁部的平面形狀可為同心的菱形分布、同心的圓形分布、或網狀分布，其中，該網狀可為矩形或六角形所構成。

前述的封裝結構還可包括增層結構，設在該基板的第一表面與半導體芯片的作用面上，該增層結構可包括至少一第二介電層、設在該第二介電層上的線路層、與多個設在該第二介電層中的導電盲孔，部分導電盲孔可電性連接線路層和電極墊，且該增層結構最外層的線路層還可具有多個電性接觸墊，又在該增層結構最外層上可設有絕緣保護層，且該絕緣保護層可具有多個絕緣保護層開孔，以使各該電性接觸墊對應外露在各該絕緣保護層開孔；其中，至少一該導電盲孔可與該第一表面上的導體架的頂部的頂端相連接。