[發(fā)明專利]形成QFN集成電路封裝的可焊接側表面端子的方法有效
| 申請?zhí)枺?/td> | 201010248616.2 | 申請日: | 2010-08-06 |
| 公開(公告)號: | CN102024721A | 公開(公告)日: | 2011-04-20 |
| 發(fā)明(設計)人: | 肯尼思·J·許寧 | 申請(專利權)人: | 美士美積體產(chǎn)品公司 |
| 主分類號: | H01L21/60 | 分類號: | H01L21/60 |
| 代理公司: | 北京律盟知識產(chǎn)權代理有限責任公司 11287 | 代理人: | 孟銳 |
| 地址: | 美國加利*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 qfn 集成電路 封裝 焊接 表面 端子 方法 | ||
相關申請案交叉參考
本申請案請求對2009年8月6日提出申請且標題為“形成四邊無引線框架(QFN)集成電路封裝的可焊接側表面端子的方法(Method?of?Forming?Solderable?Side-SurfaceTerminals?of?Quad?No-lead?Frame(QFN)Integrated?Circuit?Packages)”的第61/231,945號臨時專利申請案的權益,所述申請案以引用方式并入本文中。
技術領域
本發(fā)明一般來說涉及集成電路(IC)封裝,且特定來說涉及一種形成四邊無引線框架(QFN)IC封裝或類似物的可焊接側表面端子的方法。
背景技術
在制造四邊無引線框架(QFN)或薄QFN(TQFN)集成電路(IC)封裝的典型過程中,所支持半導體裸片的陣列電連接到共用引線框架,且通常由注入模制的化合物囊封。然后,所述經(jīng)囊封結構經(jīng)歷單片化過程,其中將所述結構切片,以便形成個別IC封裝,每一封裝囊封對應半導體裸片及其它相關元件。如下文更詳細論述,所述單片化過程產(chǎn)生將暴露于環(huán)境中的封裝端子的不受保護側。因此,氧化物可在所述端子側上形成,此可在所述IC封裝到印刷電路板(PCB)上的隨后組裝期間導致所述IC端子的不良可焊接性。參照以下實例更好地對此進行解釋。
圖1A圖解說明實例性QFN?IC封裝陣列100在單片化制造步驟之前的透明正視圖。在此實例中,為便于解釋,僅顯示兩個(2)鄰近QFN封裝101-1及101-2。每一QFN封裝(101-1或101-2)可包含通過粘合劑層(108-1或108-2)牢固地安置于熱墊(110-1或110-2)上的半導體裸片(104-1或104-2)。每一半導體裸片(104-1或104-2)包括通過相應線接合(112-1或112-2)電耦合到銅(Cu)引線框架120的接觸墊(106-1或106-2)。在集成陣列100中,鄰近半導體裸片的接觸墊經(jīng)由對應的線接合連接到引線框架120的同一端子。在單片化之前,使用(舉例來說)電鍍過程在引線框架120的端子中的每一者的底側上形成可焊接鍍層130(Sn基鍍層)的薄涂層。在單片化期間,在鄰近QFN封裝之間的中點處沿大致垂直線將陣列100切片,如切割虛線所圖解說明。可使用沖壓或鋸割工具執(zhí)行陣列100的切割。
圖1B圖解說明實例性QFN?IC封裝101-1在單片化制造步驟的完成之后的透明正視圖。注意,QFN?IC封裝101-1的端子120-1的底側大致由安置于其上的可焊接涂層130-1覆蓋。此保護端子120-1的底側以免由于QFN?IC封裝101-1的老化及/或隨后處理而氧化。然而,可焊接涂層130-1不存在于個別QFN?IC封裝的切割或分離發(fā)生的端子120-1的側上。相應地,不保護端子120-1的側免受因老化及隨后處理所致的氧化。因此,端子120-1的側易于氧化且暴露于其它污染物。端子120-1的側表面122-1由點陰影表示,以便表示氧化及污染的表面,如圖1C中最佳所示。此類表面通常具有不良可焊接性性質,此可使QFN封裝到PCB上的組裝困難且不可靠。所述不良可焊接性性質可導致焊料球的形成及其它缺陷在所述IC封裝的側端子上形成。
發(fā)明內容
本發(fā)明的一方面涉及一種形成集成電路(IC)封裝的方法,所述方法包含:(a)從所述IC封裝的端子的側表面移除氧化物;(b)大致覆蓋所述IC封裝的所述端子的底側;以及(c)在覆蓋所述IC封裝的所述端子的所述底側的同時,在所述IC封裝的所述端子的所述側表面上形成焊料涂層。所述端子的所述側表面上的所述焊料涂層保護所述端子免受因老化和后續(xù)過程所致的氧化。另外,所述端子的所述側表面上的所述焊料涂層大致改善所述IC封裝到印刷電路板(PCB)或其它安裝件的可焊接性。此進一步促進使用較不昂貴且較不復雜的方法對焊料附接的檢驗。
結合附圖考慮以下對本發(fā)明的詳細描述,將顯而易見本發(fā)明的其它方面、優(yōu)點及新穎特征。
附圖說明
圖1A圖解說明實例性QFN?IC封裝陣列在單片化制造步驟之前的透明正視圖。
圖1B圖解說明實例性QFN?IC封裝中的一者在單片化制造步驟的完成之后的透明正視圖。
圖1C圖解說明實例性QFN?IC封裝中的一者在單片化制造步驟的完成之后的非透明側視圖。
圖2圖解說明形成IC封裝的實例性方法的流程圖及所述實例性IC封裝在根據(jù)本發(fā)明的方面的方法的各個階段處的側視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于美士美積體產(chǎn)品公司,未經(jīng)美士美積體產(chǎn)品公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010248616.2/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:輪對動平衡試驗機車軸連接器
- 下一篇:磁記錄介質的制造方法和制造裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





