[發明專利]防止存儲器穿通電壓降低的方法及存儲器

有效

• 申請號: 201010245598.2
• 申請日: 2010-07-28
• 公開（公告）號: CN102347265A
• 公開（公告）日: 2012-02-08
• 發明（設計）人: 吳兵;常建光;王永剛;衣冠君;馬賽羅
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L21/266;H01L23/532
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，特別涉及防止存儲器穿通電壓降低的方法及存儲器。

背景技術

存儲器是用于存儲資料或者數據的半導體器件。在數據資料的存儲上以位(Bit)來表示存儲器的容量。每個用以存儲資料的單元稱為存儲單元(Cell)。而存儲單元在內存內以數組的方式排列，每一個行與列的組合代表一個特定的存儲單元地址。其中，列于同一行或者同一列的多個存儲單元是以共同的導線加以串聯。其中，將相同一行(或者相同一列)的存儲單元串聯的導線稱為字線，而與數據的傳輸有關的導線稱為位線。

專利申請號為20061014728.4的中國專利申請中公開了一種存儲器，具體請參考圖1。現有的存儲器包括半導體襯底(未示出)。所述半導體襯底上具有多列位線210和多行字線250。位線210通過對半導體襯底進行離子注入的形成，本領域技術人員將位線210又稱為擴散位線區(或埋層位線區，Buried?Bit?Line)。所述字線250沿行的方向將位線210之間的存儲單元的柵極串聯。

在實際中發現，上述結構的存儲器的穿通電壓降低，影響了器件性能。

發明內容

本發明解決的問題是提供一種防止存儲器穿通電壓降低的方法及存儲器，防止存儲器相鄰的字線之間和相鄰的位線之間的穿通電壓降低。

為解決上述問題，本發明提供了一種防止存儲器穿通電壓降低的方法，包括：

提供半導體襯底，所述半導體襯底上形成有多條字線和多條位線；

在所述字線和位線上形成掩膜層，所述掩膜層露出相鄰字線和相鄰位線之間的半導體襯底；

以所述掩膜層為掩膜，對所述掩膜層露出的半導體襯底進行絕緣離子注入；

對所述半導體襯底中注入的離子進行退火，在所述半導體襯底內形成防穿通區。

可選地，所述防穿通區的材質為電學絕緣材質，所述電學絕緣材質為氧化硅、氮化硅、碳化硅、氮氧化硅。

可選地，所述絕緣離子注入的離子為氧離子、氮離子、碳離子或氧化氮離子。

可選地，所述絕緣離子注入的離子能量范圍為10～80Kev，劑量范圍為5E14～1E16cm^-2。

可選地，所述掩膜層為光刻膠層、氮化硅層或氧化硅層。

可選地，對所述半導體襯底中注入的離子進行退火前，還包括：

進行刻蝕工藝，去除所述掩膜層。

可選地，所述退火為快速熱退火工藝，退火溫度范圍為400～1050攝氏度，退火時間為10～120秒，N₂流量范圍為200～1500sccm。

相應地，本發明還提供一種存儲器，包括：

半導體襯底，所述半導體襯底上具有多條字線和多條位線，其特征在于，

相鄰的字線和相鄰的位線之間的半導體襯底為防穿通區，所述防穿通區的材質為電學絕緣材質，所述防穿通區通過注入絕緣離子形成。

可選地，所述電學絕緣材質為氧化硅、氮化硅、碳化硅、氮氧化硅。

可選地，所述絕緣離子為氧離子、氮離子、碳離子或氧化氮離子。

可選地，所述絕緣離子的注入能量范圍為10～80Kev，注入劑量范圍為5E14～1E16cm^-2。

與現有技術相比，本發明的技術方案具有以下優點：通過在相鄰字線和相鄰位線之間的半導體襯底進行絕緣離子注入，對注入的離子進行退火，在所述相鄰字線和相鄰位線之間的半導體襯底形成防穿通區，所述防穿通區的材質為電學絕緣材質，將相鄰的字線和相鄰的位線相互絕緣，從而避免了擴散位線區的摻雜離子通過防穿通區移動，形成沿字線方向的漏電流或沿位線方向的漏電流，防止相鄰的字線之間的穿通電壓和相鄰的位線之間的穿通電壓降低。

附圖說明

圖1是現有的存儲器結構的俯視圖。

圖2是本發明的防止存儲器的穿通電壓降低的制作方法流程示意圖。

圖3至本發明的存儲器的俯視結構示意圖。

圖4是本發明的存儲器沿AA方向的剖面結構示意圖。

圖5是本發明的存儲器沿BB方向的剖面結構示意圖。

圖6是本發明的存儲器沿CC方向剖面結構示意圖。

具體實施方式