[發明專利]指令處理方法以及其所適用的超純量管線微處理器

有效

• 申請號: 201010243151.1
• 申請日: 2010-07-28
• 公開（公告）號: CN101944012A
• 公開（公告）日: 2011-01-12
• 發明（設計）人: 吉拉德·M·卡爾;柯林·艾迪;羅德尼·E·虎克
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

技術領域

本發明主要關于微處理器的技術領域，特別是有關于一種微處理器的微處理器架構(microarchitecture)。

背景技術

精簡指令集架構處理器的一個典型是這種處理器會使用一種加載/儲存架構，也就是說，這種處理器包括了一加載指令，用以將一操作數從存儲器中加載至該處理器的一寄存器，這種處理器還包括一儲存指令，用以將該處理器的一寄存器中的一操作數儲存到存儲器里。在一般范例中，上述加載指令與儲存指令是唯一會存取存儲器的指令，而執行算術/邏輯運算的其它指令則從寄存器中接收各自的操作數并將結果寫入寄存器，意即，非加載或儲存的指令不被允許指定在存儲器中的操作數，這使得大部分的非加載或儲存的指令可在單一頻率周期執行完畢，相較之下，一個加載指令則需要占用數個頻率周期以存取存儲器(即高速緩存或系統存儲器)。因此，一般的指令序列可能包括有一個加載指令，用以從存儲器中提取(fetch)一操作數至一第一寄存器，該加載指令其后則接著一算術邏輯(arithmetic/logical)指令，用以在第一寄存器中的操作數上執行一算術邏輯運算(即加法運算、減法運算、增量運算、乘法運算、移位/回轉(shirt/rotate)運算、布爾和(Boolean?AND)運算、布爾或(Boolean?OR)運算、布爾反(Boolean?NOT)運算等等)并且將結果寫入一第二寄存器，該算術邏輯指令其后再接著一儲存指令，用以將第二寄存器中的結果寫入存儲器。上述加載/儲存架構的典型范例的優點是眾所周知的。

然而，加載/儲存架構所產生的結果是許多處理器包括了不同的加載/儲存單元，分離于執行算術邏輯運算的執行單元，也就是說，一加載單元僅執行從存儲器中將數據加載至一寄存器，一儲存單元僅執行將數據從一寄存器儲存至存儲器，而算術邏輯單元(Arithmetic/Logical?Unit，ALU)則對來自來源寄存器的操作數執行算術邏輯運算并將結果寫入一目的寄存器。于是，以上述的指令序列范例而言，加載單元會執行加載指令以自存儲器中提取操作數至第一寄存器，一算術邏輯單元會執行算術邏輯指令以對第一寄存器中的操作數執行算術邏輯運算(或許使用另一寄存器中的第二操作數來進行)并將結果寫入第二寄存器，最后，儲存單元會執行將第二寄存器中的結果寫入存儲器的儲存指令。

使用不同加載/儲存單元以及算術邏輯單元的優點是架構簡單且速度快，然而，缺點是將結果通過寄存器在各個單元間所做的轉送動作會耗用許多時間，這個問題的一部分可藉由轉送總線而獲得解決，轉送總線會把一結果從一執行單元直接轉送至另一執行單元而不需經由寄存器，但是，這仍然有時間被耗用的問題，意即轉送過程中所發生的延遲(delay)情形。所被耗用的時間主要是取決于距離與阻容電路(RC?circuit)時間常數的一函數，該距離是指信號在轉送總線上來去不同執行單元之間所需的距離，而阻容電路時間常數是指關于該信號傳輸線(signal?trace)的阻容電路時間常數。關于轉送結果的延遲時間總計可達一或多個頻率周期，視已知設計中執行單元的布設(layout)與所使用的制程技術而定。

發明內容

本發明的一實施例提供了一種超純量管線微處理器。該超純量管線微處理器包括由該超純量管線微處理器的一指令集架構所界定的一寄存器集合、一高速緩存、多個執行單元、以及耦接至上述高速緩存的一儲存單元。上述儲存單元是不同于該超純量管線微處理器的其它執行單元，且上述儲存單元包括一算術邏輯單元。上述儲存單元是用以接收一第一指令，上述第一指令指定上述寄存器集合的一第一來源寄存器、以及在一第一來源操作數上執行并產生一結果的一第一運算。上述儲存單元亦用以自上述第一來源寄存器讀取上述第一來源操作數。上述算術邏輯單元是用以在上述第一來源操作數上執行上述第一運算以產生上述結果，而非將上述第一來源操作數轉送至上述其它執行單元的任一者以在上述第一來源操作數上執行上述第一運算以產生上述結果。上述儲存單元更用以將上述結果寫入上述高速緩存。