[發明專利]指令處理方法以及其所適用的超純量管線微處理器

有效

• 申請號: 201010243151.1
• 申請日: 2010-07-28
• 公開（公告）號: CN101944012A
• 公開（公告）日: 2011-01-12
• 發明（設計）人: 吉拉德·M·卡爾;柯林·艾迪;羅德尼·E·虎克
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F9/38
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 錢大勇

1.一種超純量管線微處理器，包括：

一寄存器集合，由該超純量管線微處理器的一指令集架構所界定；

一高速緩存；

多個執行單元；以及

一儲存單元，耦接至上述高速緩存，上述儲存單元是不同于該超純量管線微處理器的其它執行單元，且上述儲存單元包括一算術邏輯單元，

其中上述儲存單元是用以接收一第一指令，上述第一指令指定上述寄存器集合的一第一來源寄存器、以及在一第一來源操作數上執行并產生一結果的一第一運算，

其中上述儲存單元是用以自上述第一來源寄存器讀取上述第一來源操作數，

其中上述算術邏輯單元是用以在上述第一來源操作數上執行上述第一運算以產生上述結果，而非將上述第一來源操作數轉送至上述其它執行單元的任一者以在上述第一來源操作數上執行上述第一運算以產生上述結果，

其中上述儲存單元更用以將上述結果寫入上述高速緩存。

2.如權利要求1所述的超純量管線微處理器，其中上述儲存單元是用以通過一儲存緩沖器間接將上述結果寫入至上述高速緩存。

3.如權利要求1所述的超純量管線微處理器，其中上述儲存單元更用以接收一第二指令，上述第二指令指定上述寄存器集合中用以接收一第二來源操作數的一第二來源寄存器，而上述第二來源操作數的接收不需要指定在上述第二來源操作數上執行的一第二運算，其中上述儲存單元以相同數量的頻率周期執行上述第一指令與上述第二指令。

4.如權利要求1所述的超純量管線微處理器，其中上述超純量管線微處理器的其它執行單元皆非用以寫入上述高速緩存。

5.如權利要求1所述的超純量管線微處理器，其中上述其它執行單元的至少一者具有一算術邏輯單元，上述算術邏輯單元是用以執行由上述第一指令所指定的上述第一運算，而上述儲存單元不會將上述第一來源操作數轉送至上述其它執行單元的至少一者的任一者以于上述第一來源操作數上執行上述第一運算以產生上述結果。

6.如權利要求1所述的超純量管線微處理器，其中上述儲存單元是用以執行寫入上述高速緩存的所有指令，且上述其它執行單元皆非用以執行寫入上述高速緩存的指令。

7.如權利要求1所述的超純量管線微處理器，其中上述第一指令更指定一第二來源操作數，其中上述第一運算是執行于上述第一來源操作數與上述第二來源操作數以產生上述結果，其中上述第二來源操作數是由上述寄存器集合的一寄存器提供至上述儲存單元。

8.如權利要求1所述的超純量管線微處理器，其中上述儲存單元僅需單次存取上述寄存器集合以執行上述第一指令。

9.如權利要求1所述的超純量管線微處理器，更包括：

一指令轉譯器，用以將一第一宏指令轉譯為由上述儲存單元所執行的上述第一指令，其中上述第一宏指令是由上述指令集架構所界定。

10.如權利要求8所述的超純量管線微處理器，其中上述指令轉譯器更用以將由上述指令集架構所界定的一第二宏指令轉譯為一對指令，上述對指令包括上述第一指令與一第二指令，其中上述第二指令是由上述其它執行單元之一者所執行，且上述其它執行單元之一者將上述第一來源操作數自上述高速緩存加載至上述第一來源寄存器，上述第一指令是自上述第一來源寄存器讀取上述第一來源操作數。

11.如權利要求10所述的超純量管線微處理器，其中上述指令轉譯器是用以將由上述指令集架構所界定的上述第一宏指令與上述第二宏指令轉譯為上述第一指令。