[發明專利]一種測試測試元件擺放方法

無效

• 申請號: 201010242199.0
• 申請日: 2010-08-02
• 公開（公告）號: CN101923142A
• 公開（公告）日: 2010-12-22
• 發明（設計）人: 劉方;王林;張柱;吳景霞
• 申請（專利權）人: 浪潮電子信息產業股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種本發明涉及一切PCB、FPC電路板的電子領域，具體地說是一種測試測試元件擺放方法。

背景技術

隨著電子產品中的小型化以及更高性能和功能需求越來越高，元器件在電路板上密度越來越高；在PCB板子上擺滿元件的時候我們就無足夠的空間來擺放如阻抗測試條一類的測試性測試元件。在當前的一些電子產品中，為了實現高性能、更多功能的要求，但是同時要滿足更加小巧更加輕便，導致PCB產品內部的面積利用率要求更高。有一些用來測試的測試元件在測試完成以后就沒有作用了，但是它還占用著非常珍貴的地方顯得有點浪費。

當前的一些做法是把阻抗測試條放在PCB板子外，即放在廢料邊上，這樣做有一個比較大的缺點就是不能準確反映PCB板子內的阻抗實際情況；造成不能準確反映PCB板子內的阻抗實際情況的主要原因是因為在PCB制造過程中，如電鍍，壓和的精度導致PCB板邊的阻抗與板內的阻抗不一致。因此要經常在PCB板上放置測試元件進行電氣性能測試，如何放置測試元件而不使其占用其他元件的有效空間，還未有好的解決辦法。

發明內容

本發明的目的是提供一種測試測試元件擺放方法。

本發明的目的是按以下方式實現的，方法步驟如下：在集成電路IC芯片或較大元件底部的PCB板上設置有測試元件預留針腳孔，測試元件的上部與集成電路IC芯片底部疊加在一起，測試元件的針腳插在測試元件預留針腳孔中，測試元件的針腳下端向下露出PCB板，集成電路IC芯片或較大電子元件性能測試時，通過露出PCB板的測試元件針腳連接測試儀器或設備。

1.本發明的優異效果是，采用將測試元件測試元件重疊擺放的放置減少所需要的PCB面積，在實際應用中將有利于電子產品的小型化，同時兼顧測試的需求。測試元件可以放在大型電子元件的下方，因為測試元件不需要上件，不與電子產品電路產生實際連接，所以不會影響上件元件的制造。但是我們可以把用來空板測試的測試元件和一些相對較大的測試元件疊在同一位置以增加PCB的利用率。比如完全解決了阻抗測試不能完全反映PCB板內阻抗的缺點。

附圖說明

附圖1是電子元件與測試元件底部的疊加俯視結構示意圖；

附圖2是疊加測試元件的PCB板的斷面結構示意圖。

附圖標記說明：PCB板1、電子元件2、測試元件3、測試元件針腳4、測試元件預留針腳孔5。

具體實施方式

參照說明書附圖對本發明的方法作以下詳細的說明；

為了解決這個問題就要求我們把阻抗測試條放在板子內部，但當板子測試元件密度太高時就沒有足夠的空間來擺放阻抗測試條，本發明的測試測試元件擺放方法就可以解決以上這些問題。

如圖1、圖2所示，方法步驟如下：在集成電路IC芯片或較大電子元件2底部的PCB板1上設置有測試元件預留針腳孔5，測試元件3的上部與集成電路IC芯片或較大電子元件2底部疊加在一起，測試元件3的針腳4插在測試元件預留針腳孔5中，測試元件3的針腳4下端向下露出PCB板1，集成電路IC芯片或較大電子元件2性能測試時，通過露出PCB板1的測試元件3的針腳4連接測試儀器或設備。

實施例

本發明采用測試元件重疊擺放的放置減少所需要的PCB面積，在實際應用中將有利于電子產品的小型化，同時兼顧測試的需求。

測試測試元件可以放在測試元件的下方，因為測試測試元件不需要上件，沒有多少高度，所以不會影響上板元件的制造。

本發明的這種堆疊測試元件放置的方法可以應用到計算機通信產品生產中，可以提高上述產品的PCB利用率，比如完全解決了阻抗測試不能完全反映PCB板內阻抗的缺點，在有限的空間內實現更多功能的可能性，從而增強產品的競爭力。

除說明書所述的技術特征外，均為本專業技術人員的已知技術。