[發明專利]具有掩埋柵的半導體器件及其制造方法

有效

• 申請號: 201010240020.8
• 申請日: 2010-07-29
• 公開（公告）號: CN101989603B
• 公開（公告）日: 2015-02-18
• 發明（設計）人: 張世億
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L27/108;H01L21/8239;H01L21/8242;H01L21/318
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 郭放;黃啟行

1.一種半導體器件，包括：

第一區和第二區；

在所述第一區和所述第二區中限定有源區的隔離層；

配置在所述第一區中的掩埋柵；以及

防氧化阻擋層，所述防氧化阻擋層圍繞整個所述第一區以防止所述掩埋柵 發生劣化，

其中，所述防氧化阻擋層被配置在所述第一區與所述第二區之間的邊界區 中，并且被形成在所述隔離層中，

其中，所述隔離層包括絕緣層。

2.如權利要求1所述的半導體器件，其中所述防氧化阻擋層包括硅。

3.如權利要求1所述的半導體器件，其中所述防氧化阻擋層具有范圍為從 1nm至300nm的寬度。

4.如權利要求1所述的半導體器件，還包括：

具有所述第一區和所述第二區的襯底；以及

在所述第一區的所述有源區或所述隔離層中的溝槽，

其中，所述掩埋柵填充所述溝槽的一部分。

5.如權利要求4所述的半導體器件，還包括在所述掩埋柵上的層間電介質 層，所述層間電介質層間隙填充所述溝槽。

6.如權利要求1所述的半導體器件，其中所述第一區包括存儲單元區，而所 述第二區包括外圍電路區。

7.一種半導體器件，其包括：

第一區和第二區；

在所述第一區和所述第二區中限定有源區的隔離層；

配置在所述第一區中的掩埋柵；

防氧化阻擋層，所述防氧化阻擋層圍繞整個所述第一區以防止所述掩埋柵 發生劣化；以及

覆蓋所述防氧化阻擋層和所述第一區的上部的防氧化層，

其中，所述防氧化阻擋層被配置在所述第一區與所述第二區之間的邊界區 中，并且被形成在所述隔離層中，

其中，所述隔離層包括絕緣層。

8.如權利要求7所述的半導體器件，其中所述防氧化層覆蓋整個所述第一區 和所述防氧化阻擋層。

9.如權利要求7所述的半導體器件，其中所述防氧化層覆蓋所述防氧化阻擋 層和所述第一區，并在所述第二區之上延伸至少1nm或更大的寬度。

10.如權利要求7所述的半導體器件，其中所述防氧化層包括氮化物層。

11.如權利要求7所述的半導體器件，其中所述防氧化阻擋層包括硅。

12.如權利要求7所述的半導體器件，其中所述防氧化阻擋層具有范圍為從 1nm至300nm的寬度。

13.如權利要求7所述的半導體器件，還包括：

具有所述第一區和所述第二區的襯底；以及

在所述第一區的所述有源區或所述隔離層中的溝槽，

其中，所述掩埋柵填充所述溝槽的一部分。

14.如權利要求13所述的半導體器件，還包括在所述掩埋柵上的層間電介質 層，所述層間電介質層間隙填充所述溝槽。

15.如權利要求7所述的半導體器件，其中所述第一區包括存儲單元區，而 所述第二區包括外圍電路區。

16.一種制造半導體器件的方法，所述方法包括以下步驟：

制備具有第一區和第二區的襯底；

形成圍繞所述第一區的防氧化阻擋層；

在形成所述防氧化阻擋層之后形成隔離層；以及

在所述第一區中形成掩埋柵，

其中，所述防氧化阻擋層具有位于所述第一區和所述第二區之間的環狀。

17.如權利要求16所述的方法，其中所述防氧化阻擋層形成在所述第一區與 所述第二區之間的邊界區中。

18.如權利要求16所述的方法，其中所述防氧化阻擋層包括硅。

19.如權利要求16所述的方法，其中所述防氧化阻擋層具有范圍為從1nm 至300nm的寬度。