[發明專利]一種物理版圖仿真自動控制寄生參數提取精度的方法

有效

• 申請號: 201010236533.1
• 申請日: 2010-07-26
• 公開（公告）號: CN102339341A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 吳玉平;陳嵐;葉甜春
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市德權律師事務所 11302
• 代理人: 王建國

技術領域

本發明涉及集成電路設計自動化領域，具體涉及一種物理版圖仿真自動控制寄生參數提取精度的方法。

背景技術

物理版圖在設計之前需要先進行門級仿真/電路級前仿真以確定設計是否合乎標準，物理版圖設計好之后還需要進行仿真驗證，電路級后仿真是集成電路設計的重要環節之一，它是設計流程中決定集成電路設計成敗與否的最后一個驗證環節，與物理版圖設計之后的電路級后仿真緊密關聯的是寄生參數提取，它直接關系到電路級后仿真的準確性。一方面，寄生參數提取精度過高需要開銷很大的提取成本；雖然利用模型合并可以提高仿真速度，但還是會成倍地增加電路仿真時間。另一方面，寄生參數提取精度過低，會降低仿真的準確性，而電路后仿真本來就是為了驗證物理版圖設計的準確性，顯然，降低提取精度是行不通的。

系統級集成電路芯片上包含各種各樣的數字、模擬和射頻電路，電路速度范圍從0Hz到幾十GHz，為此需要針對不同電路采用不同的提取精度策略。因此目前通行的采用統一的提取高精度的方法根本行不通。

發明內容

為解決現有技術中系統級集成電路芯片上，由于包含各種各樣的數字、模擬和射頻電路而無法提高物理版圖仿真速度的問題，本發明提供一種根據系統級集成電路的特性，對不同局部區域采取不同的提取精度，在不影響后續電路仿真準確性前提條件下提高寄生參數提取速度的方法，所述方法包括：

步驟1：輸入門級電路網表/電路網表/電路圖數據、物理版圖數據以及門級仿真結果和/或電路級前仿真結果數據；

步驟2：對所述門級仿真結果和/或電路級前仿真結果進行數據分析，得出電路線網上信號的類型；

步驟3：對所述門級電路網表/電路網表/電路圖數據進行電路分析，并根據電路分析結果和所述門級仿真結果和/或電路級前仿真結果的分析結果，對器件和線網進行分類，確定關鍵器件和關鍵線網；根據電路分析結果確定的信號流路徑和各器件在信號流路徑上的連接信息，確定敏感線網和敏感器件；根據所述信號變化頻率和變化幅度，確定分類中的噪聲源器件和噪聲源線網；

步驟4：確定分類結果中各器件和線網在物理版圖上的位置；

步驟5：按照確定后位置對所述物理版圖提取區域的精度控制進行分類；

步驟6：將分類后的各個區域的精度控制信息傳給寄生參數提取程序。

所述步驟2具體包括：

步驟21：找出每一信號在門級仿真結果和/或電路級前仿真結果中的所有數值，以單位時間內的信號最大變化來確定相應信號在仿真過程中的變化頻率；

步驟22：找出每一信號在門級仿真結果和/或電路級前仿真結果中的所有數值，得出對應信號的最小值和最大值以此確定這個信號在仿真過程中的變化幅度；

步驟23：根據每一信號在門級仿真結果和/或電路級前仿真結果中的數值，確定相應信號在仿真過程中的是數字信號變化還是模擬信號變化。

所述步驟4具體包括：

步驟41：利用提取算法提取器件和物理線網；

步驟42：利用圖像同構算法或LVS原理定位器件和物理線網在物理版圖上的位置。

所述步驟5具體包括：

步驟51：對所述物理版圖進行區域劃分；

步驟52：根據區域內的器件和線網的分類，確定區域內寄生參數提取控制精度；

步驟53：若區域內存在多種寄生參數提取控制精度，進一步劃分區域直至每一區域內僅有一種寄生參數提取控制精度。

所述步驟52具體為：根據區域內的器件和線網的分類結果，基于寄生參數提取精度控制表，確定區域內的寄生參數提取精度控制值；選取最大的精度控制值作為所述區域內的寄生參數提取控制精度。

本發明提出的方法涉及集成電路物理版圖設計自動化的技術范疇，針對集成電路物理版圖設計，基于計算機輔助，以前仿真結果分析作為基礎，針對不同區域采用不同精度控制提取寄生參數，在確保后續電路仿真準確性的前提下，提高了寄生參數提取速度及后續電路仿真的速度。利用電路級前仿真結果作為輸入，分析出信號的變化頻率和變化幅度，再對器件和線網進行分類，確定敏感線網和敏感器件及主要噪聲源器件和噪聲源線網，利用LVS原理定位器件和物理線網，據此對提取區域的精度控制進行分類，從而支持對不同區域采取不同的精度控制提取寄生參數。本發明可有效地縮小計算規模、提高寄生參數提取精度和提高后續電路仿真速度，又不失后續電路仿真的準確性。

附圖說明

圖1是本發明實施例提供的物理版圖仿真自動控制寄生參數提取精度的方法流程圖；