[發明專利]三維芯片之突波型態層識別編號檢測器及其方法

有效

• 申請號: 201010236253.0
• 申請日: 2010-07-26
• 公開（公告）號: CN102338853A
• 公開（公告）日: 2012-02-01
• 發明（設計）人: 陳銘斌;張孟凡;吳威震
• 申請（專利權）人: 張孟凡
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京挺立專利事務所 11265
• 代理人: 葉樹明

【技術領域】

本發明系關于一種三維堆棧芯片組件，特別系有關于一種三維芯片之突波型態層識別編號檢測器。

【背景技術】

近來，可攜式電子設備，例如行動電話與非揮發性半導體記憶媒體(例如集成電路記憶卡)，已縮小尺寸來設計或制造，并且新增的需求欲減少用于設備與媒體中的零件數目并縮小其大小。因此，在半導體工業中，集成電路之封裝技術已經進展至符合小型化與接著可靠性的需求。舉例而言，小型化的需求而導致封裝技術的加速發展，使其具有與一半導體芯片的相似尺寸。再者，接著可靠性于封裝技術上的重要性在于可以提升接著制程的效率，以及于接著制程完成之后提高機械與電性的可靠度。因此，已有相當多的工作在于發展有效率地封裝半導體芯片。符合上述需求之封裝包括：具有約略等于半導體芯片的封裝大小之芯片尺寸封裝(CSP)，有多重半導體芯片納入一單一封裝之多重芯片封裝，以及多重封裝體堆棧及結合于一單片構裝之堆棧封裝。

隨著技術的發展，響應內存與其相關的所需儲存容量的增加，而提出堆棧型態的半導體組件(多重芯片組件)，其具有半導體集成電路芯片堆棧一起。換言之，其系提供至少二個半導體集成電路組件堆棧所形成之堆棧型態半導體組件，每一個具有規格并包括一半導體集成電路芯片，其中每一個半導體集成電路組件包括一導體穿過其中，且半導體集成電路組件藉由導體電性連接，而上述規格值包括最上層或最下層半導體集成電路組件的大小是最大的或最小的。因此，堆棧型態半導體組件具有復數個芯片堆棧于丨垂直方向。在堆棧型態半導體組件中，芯片系透過例如穿過芯片的插塞(plugs)而電性連接在一起。因此，選擇適當的一個相同結構之堆棧內存芯片是一份重要的工作。若一個堆棧型態半導體組件完成制造，芯片可以個別地被操作測試，使得僅僅正常的芯片能夠被挑選出并堆棧。

一種提供垂直連接的技術稱為硅晶穿孔(TSV)，其已經成為三維堆棧組件的一個有前景的解決方案。上述技術中，垂直連接線系穿過晶圓而形成，而使堆棧芯片之間得以溝通。一個相關的論文可以參考標題為“利用硅晶穿孔技術之8千兆位三維DDR3動態隨機存取內存”(IEEE，JOURNAL?OF?SOLID-STATE?CIRCUITS，VOL.45，NO.1，JANUARY?2010)。在此篇論文中，具有硅晶穿孔三維動態隨機存取內存之提出系為了克服傳統的模塊方法的限制。其亦揭露如何設計該結構與數據路徑。其也揭露包括三維技術之硅晶穿孔連接性檢查與修復方法，以及功率噪聲降低方法。硅晶穿孔可以透過簡單的方式于出廠之后形成，因此無需于正常的制程期間另加特別的制程整合。芯片識別系通常地分配。

相同或不同的芯片堆棧形成三維芯片之后，為了于三維集成電路組件之多重芯片之間選擇一想要的芯片來操作，當系統操作時，三維集成電路組件之每一芯片必須確認其層識別編號以選擇指定芯片來操作。過去已有許多確認層識別編號的方法提出，然而其不僅增加成本，且沒有克服較多的三維集成電路組件之堆棧芯片會有更多電極的問題。舉例而言，爾必達內存公司所申請的美國20070126105專利，揭露一種堆棧型半導體內存組件與芯片選擇電路。其提供一堆棧型半導體內存組件，當于復數個堆棧型半導體芯片之間選擇一想要的半導體芯片，彼此不同的復數個芯片識別編號可以藉由復數個串連排列連接的操作電路而自動產生，并且想要的半導體芯片可以藉由指定給每一個半導體芯片的唯一識別編號而確實地選擇，其系利用半導體芯片具有相同的結構而無需利用復雜的結構或特別的控制。習知技術中，M個串連排列連接的增量電路之間最后的一個增量電路之一計算輸出可以用于決定半導體芯片的數目M。據此，當堆棧型半導體組件的數目未知時，正確數目的半導體芯片可以確實地確認。進一步的習知技術為美國第7,494,846號專利，其由臺灣半導體制造公司所揭露，申請于2007年3月9日。其揭露包括第一半導體晶粒以及與第一半導體晶粒相同的第二半導體晶粒。第一半導體晶粒包括一第一識別電路與第一復數個輸入/輸出墊形成于第一半導體晶粒之表面上。第二半導體晶粒包括一第二識別電路，其中第一識別電路與第二識別電路之編程彼此不同，以及第二復數個輸入/輸出墊形成于第二半導體晶粒之表面上。第一復數個輸入/輸出墊之每一個系垂直對準與連接至相對應的第二復數個輸入/輸出墊。第二半導體晶粒系垂直對準與焊接于第一半導體晶粒之上。

本發明提供一種新穎的三維集成電路識別之方法。

【發明內容】

本發明之一觀點在于提供一種堆棧組件之三維集成電路檢測器之方法與結構。