[發(fā)明專(zhuān)利]三維芯片之突波型態(tài)層識(shí)別編號(hào)檢測(cè)器及其方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010236253.0
• 申請(qǐng)日: 2010-07-26
• 公開(kāi)（公告）號(hào): CN102338853A
• 公開(kāi)（公告）日: 2012-02-01
• 發(fā)明（設(shè)計(jì)）人: 陳銘斌;張孟凡;吳威震
• 申請(qǐng)（專(zhuān)利權(quán)）人: 張孟凡
• 主分類(lèi)號(hào): G01R31/28
• 分類(lèi)號(hào): G01R31/28
• 代理公司: 北京挺立專(zhuān)利事務(wù)所 11265
• 代理人: 葉樹(shù)明

1.一種堆棧組件之每一層之三維集成電路檢測(cè)器，一當(dāng)前此層檢測(cè)器位于該堆棧組件之一層中，其特征在于包括：

一突波產(chǎn)生器，以接收一初始訊號(hào)以及產(chǎn)生一突波輸入訊號(hào)至一下一層檢測(cè)器；

一鎖存器，耦接該突波產(chǎn)生器以接收該突波產(chǎn)生器之一輸出訊號(hào)與產(chǎn)生一層識(shí)別訊號(hào)；

一計(jì)數(shù)器，耦接前一層檢測(cè)器及該初始訊號(hào)以執(zhí)行一計(jì)數(shù)操作；以及

一加法器，耦接該計(jì)數(shù)器以增加一數(shù)值至該計(jì)數(shù)器之一計(jì)數(shù)輸出，與輸入增加訊號(hào)至該突波產(chǎn)生器；

其中該當(dāng)前此層、該下一層檢測(cè)器與前一層檢測(cè)器系位于該堆棧組件之不同層中。

2.如權(quán)利要求1所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于該堆棧組件之該不同層之每一該突波產(chǎn)生器藉由硅晶穿孔而耦接CLK訊號(hào)。

3.如權(quán)利要求1所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于該突波產(chǎn)生器包括復(fù)數(shù)個(gè)串連的除頻器，復(fù)數(shù)個(gè)突波電路，每一該突波電路耦接當(dāng)前此層除頻器之一輸出與下一層除頻器之輸入，復(fù)數(shù)個(gè)AND閘，每一該復(fù)數(shù)個(gè)AND閘耦接相對(duì)應(yīng)的該復(fù)數(shù)個(gè)突波電路，以及一NOR閘耦接該復(fù)數(shù)個(gè)AND閘。

4.如權(quán)利要求3所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于該突波電路包括一延遲器，一反向器耦接該延遲器，以及一第二AND閘耦接該反向器。

5.如權(quán)利要求3所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于每一該復(fù)數(shù)個(gè)除頻器為一除2除頻器，其中第一除頻器的輸入訊號(hào)頻率是2倍第二除頻器之一，該第一除頻器的輸入訊號(hào)頻率是4倍第三除頻器之一，該第一除頻器的輸入訊號(hào)頻率是8倍第四除頻器之一。

6.一種堆棧組件之每一層之三維集成電路檢測(cè)器，一當(dāng)前此層檢測(cè)器位于該堆棧組件之一層中，其特征在于包括：

一突波產(chǎn)生器，以接收一初始訊號(hào)以及產(chǎn)生一突波輸入訊號(hào)至一下一層檢測(cè)器，其中該突波產(chǎn)生器包括復(fù)數(shù)個(gè)串連的除頻器，復(fù)數(shù)個(gè)突波電路，每一該突波電路耦接當(dāng)前此層除頻器之一輸出與下一層除頻器之輸入，復(fù)數(shù)個(gè)AND閘，每一該復(fù)數(shù)個(gè)AND閘耦接相對(duì)應(yīng)的該復(fù)數(shù)個(gè)突波電路，以及一NOR閘耦接該復(fù)數(shù)個(gè)AND閘；

一鎖存器，耦接該突波產(chǎn)生器以接收該突波產(chǎn)生器之一輸出訊號(hào)與產(chǎn)生一層識(shí)別訊號(hào)；

一計(jì)數(shù)器，耦接前一層檢測(cè)器及該初始訊號(hào)以執(zhí)行一計(jì)數(shù)操作；以及

一加法器，耦接該計(jì)數(shù)器以增加一數(shù)值至該計(jì)數(shù)器之一計(jì)數(shù)輸出，與輸入增加訊號(hào)至該突波產(chǎn)生器；

其中該當(dāng)前此層、該下一層檢測(cè)器與前一層檢測(cè)器系位于該堆棧組件之不同層中。

7.如權(quán)利要求6所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于該堆棧組件之該不同層之每一該突波產(chǎn)生器藉由硅晶穿孔而耦接CLK訊號(hào)。

8.如權(quán)利要求6所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于該突波電路包括一延遲器，一反向器耦接該延遲器，以及一第AND閘耦接該反向器。

9.如權(quán)利要求6所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于每一該復(fù)數(shù)個(gè)除頻器為一除2除頻器。

10.如權(quán)利要求9所述之堆棧組件之每一層之三維集成電路檢測(cè)器，其特征在于第一除頻器的輸入訊號(hào)頻率是2倍第二除頻器之一，該第一除頻器的輸入訊號(hào)頻率是4倍第三除頻器之一，該第一除頻器的輸入訊號(hào)頻率是8倍第四除頻器之一。