[發明專利]半導體裝置

無效

• 申請號: 201010234111.0
• 申請日: 2010-07-20
• 公開（公告）號: CN101964362A
• 公開（公告）日: 2011-02-02
• 發明（設計）人: 中野佑紀;中村亮太;長尾勝久
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/49;H01L29/04
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 張遠

技術領域

本發明涉及具備MISFET(Metal?Insulator?Semiconductor?Field?Effect?Transistor)的半導體裝置。

背景技術

例如，由于SiC(碳化硅：silicon?carbide)半導體的絕緣破壞抗性及熱傳導率等出色，所以作為適合混合動力汽車的逆變器等用途的半導體而備受矚目。

圖19是現有的SiC半導體裝置的示意剖面圖。

SiC半導體裝置101具備成為SiC半導體裝置101的基體的N⁺型4H-SiC基板102。SiC基板102是由SiC單晶體構成、以Si原子被顯現于外表面的Si面為主面(表面121)、具有該表面121相對(0001)面向[11-20]軸方向傾斜的偏移角的基板。在圖19中，用虛線表示了SiC半導體裝置101中的(0001)面。

在SiC基板102的表面121，層疊有比SiC基板102更低濃度地摻雜了N型雜質的由SiC構成的N-型外延層103。外延層103由從SiC基板102的表面121開始生長的SiC形成，具有與表面121平行的主面(表面117)。

外延層103的基層部，構成了維持外延生長后的狀態的N^-型漏極區域104。而且，在外延層103中，在漏極區域104上以與漏極區域104相接的形式形成有P型主體區域105。

在外延層103中，從表面117向下挖而形成了柵極溝槽106。柵極溝槽106沿層厚方向貫通主體區域105，其最深部(底面116)到達漏極區域104。就柵極溝槽106而言，相互對置的側面118A與側面118B的距離隨著向深度方向進展而變窄，形成為側面118A、118B相對于與外延層103的表面117垂直的假想面S₆，以錐角θ₆傾斜的錐狀。

在柵極溝槽106內，按照覆蓋柵極溝槽106的內面整個區域的方式，形成有由SiO₂構成的柵極絕緣膜107。

而且，通過以摻雜了N型雜質的多晶硅材料(N型Poly-Si)完全掩埋柵極絕緣膜107的內側，在柵極溝槽106內埋設了柵電極108。

在外延層103的表層部，相對于柵極溝槽106在與柵極寬度正交的方向(圖19中的左右方向)的兩側，形成有N⁺型源極區域109。而且，在外延層103中，形成有從其表面117貫通與柵極寬度正交的方向上的源極區域109的中央部、與主體區域105連接的P⁺型主體接觸區域110。

在外延層103上，層疊有由SiO₂構成的層間絕緣膜111。經由在該層間絕緣膜111上形成的接觸孔(未圖示)，源極布線112與源極區域109連接，柵極布線113與柵電極108連接。

在SiC基板102的與表面121相反側的背面118上連接有漏極布線115。

在源極布線112接地、漏極布線115被施加了正電壓的狀態下，通過對柵電極108施加閾值以上的電壓，在主體區域105中的與柵極絕緣膜107的界面附近形成溝道，使得源極布線112與漏極布線115之間流過電流。

為了提高MISFET的溝道遷移率(使溝道電阻降低)，只要降低形成溝道的主體區域的表面附近的P型雜質濃度即可。但是，例如在SiC半導體裝置101中，如果降低主體區域105的表面附近的P型雜質濃度，則由于閾值電壓降低，所以SiC半導體裝置101為截止的狀態(柵極電壓＝0V)，源極布線112與漏極布線115之間流過的截止泄漏電流增大。

為了提升閾值電壓，考慮將柵電極108的材料從N型Poly-Si變更為P型Poly-Si(多晶硅)。

圖20A是P型Poly-Si及P型SiC的能帶圖。圖20B是隔著SiO₂將P型Poly-Si與P型SiC接合時的能帶圖。

相對于N型Poly-Si的功函數約為4.1eV，如圖20A所示，P型Poly-Si的功函數約為5.1eV。由于P型SiC的功函數qχ約為6.78eV，所以在柵電極108的材料采用了P型Poly-Si的MISFET中，與柵電極108的材料采用了N型Poly-Si的MISFET101相比，可以使閾值電壓提高約1V。