[發(fā)明專利]微處理器集成電路以及相關(guān)除錯(cuò)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201010229609.8
• 申請(qǐng)日: 2010-07-09
• 公開（公告）號(hào): CN101882098A
• 公開（公告）日: 2010-11-10
• 發(fā)明（設(shè)計(jì)）人: G·葛蘭·亨利;陳巨軒
• 申請(qǐng)（專利權(quán)）人: 威盛電子股份有限公司
• 主分類號(hào): G06F11/18
• 分類號(hào): G06F11/18
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢大勇

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于微處理器的除錯(cuò)以及效能調(diào)校，特別是有關(guān)于服務(wù)處理器的除錯(cuò)以及效能調(diào)校。

背景技術(shù)

處理器包含一組微碼例程(microcode?routine)，這組微碼例程會(huì)處于休眠狀態(tài)，直到對(duì)控制暫存器的軟件寫入指令(例如：WRMSR指令)啟動(dòng)它。這組微碼例程在此稱為“追蹤例程”(Tracer)，可作為對(duì)處理器進(jìn)行除錯(cuò)(debug)以及效能調(diào)校(tune)的工具。一旦被啟動(dòng)，追蹤例程可被各種事件觸發(fā)，使其收集處理器狀態(tài)信息，并將處理器狀態(tài)信息寫入至存儲(chǔ)器中的指定地址，使處理器狀態(tài)信息可被監(jiān)控外部處理器總線的邏輯分析器所取得。狀態(tài)信息可包含暫存器集；轉(zhuǎn)譯后備緩沖器(Translation-Lookaside?Buffer，TLB)；高速緩存，例如數(shù)據(jù)高速緩存、分支目的地址高速緩存、層級(jí)2(level-2)高速緩存；處理器的私用(private)隨機(jī)存取存儲(chǔ)器(RAM)等等(請(qǐng)共同參照申請(qǐng)于2008年2月20日的美國專利字第12/034,503號(hào)申請(qǐng)案(CNTR.2349)，及其優(yōu)先權(quán)案申請(qǐng)于2007年4月10日的美國專利字第60/910,982號(hào)臨時(shí)申請(qǐng)案中的所有內(nèi)容)。狀態(tài)信息及其相關(guān)的其它信息(例如：時(shí)間信息)在此統(tǒng)稱為登錄信息(log?information)或簡(jiǎn)稱為登錄。這些事件也可觸發(fā)追蹤例程去執(zhí)行其它動(dòng)作，例如清除各種狀態(tài)(例如：寫回(write-back)無效的快取、清除TLB、LRU陣列、分支預(yù)測(cè)信息)，或致使處理器對(duì)追蹤例程所配置的私有系統(tǒng)管理模式(system?management?mode，以下簡(jiǎn)稱SMM)地址做出系統(tǒng)管理中斷(system?management?interrupt，以下簡(jiǎn)稱SMI)。此類事件的范例包含：特定指令的執(zhí)行(例如RDTSC(read?time?stamp?counter，讀取時(shí)間印記計(jì)數(shù))、RDPMC(read?performance?monitoring?counter，讀取效能監(jiān)控計(jì)數(shù))、XSTORE(儲(chǔ)存隨機(jī)數(shù))、MOV?to?CR(搬移至控制暫存器)、WRMSR(write?tomode?specific?register，寫入模式特定暫存器)、RDMSR(read?to?modespecific?register，讀取模式特定暫存器)、軟件中斷、SYSTENTER(systemcall?enter，進(jìn)入系統(tǒng)呼叫)/SYSEXIT(system?call?exit，離開系統(tǒng)呼叫)/SYSCALL(system?call，系統(tǒng)呼叫)/SYSRET(system?return，系統(tǒng)返回)、CPUID(CPU?identification，中央處理器識(shí)別)、RSM(resume?operation?ofinterrupt?program，恢復(fù)中斷程序)、MWAIT(monitor?wait，監(jiān)控等待)、MONITOR(監(jiān)控)、VMLAUNCH(virtual?machine?launch，虛擬機(jī)器啟動(dòng))、VMRESUME(virtual?machine?resume，虛擬機(jī)器恢復(fù))、IRET(instructionreturn，指令返回)、IN(輸入)、OUT(輸出)指令)；X86例外事件(exception)；SMI、INTR(interrupt，中斷)、NMI(non-maskable?interrupt，不可屏蔽中斷)、STPCLK(stop?clock，停止時(shí)鐘)、A20中斷；VM離開條件；機(jī)器檢查；以及讀/寫APIC暫存器(advanced?programmable?interrupt?controller，進(jìn)階可程序中斷控制器)。

追蹤例程是種功能非常強(qiáng)大的工具，然而，其有兩個(gè)主要的限制。首先，追蹤例程是實(shí)現(xiàn)為處理器中的微碼指令。因此，通過執(zhí)行追蹤例程，處理器的狀態(tài)將從追蹤例程未被啟動(dòng)及觸發(fā)的狀態(tài)轉(zhuǎn)變至另一狀態(tài)。也就是說，追蹤例程可能會(huì)破壞目前正進(jìn)行除錯(cuò)或調(diào)校中的程序所建立的正常處理器狀態(tài)，因此降低追蹤例程的有用程度。舉例來說，追蹤例程可排除錯(cuò)誤，也可能影響處理器的效能。其次，由于追蹤例程為一組微碼例程，追蹤例程僅能于處理器執(zhí)行以微碼實(shí)現(xiàn)的指令時(shí)，或當(dāng)硬件中斷致使處理器執(zhí)行微碼例程時(shí)執(zhí)行。然而，有些對(duì)除錯(cuò)或調(diào)校而言具有重要性的事件可能異步地發(fā)生于指令的執(zhí)行時(shí)，亦即在指令執(zhí)行當(dāng)中，其中一些指令可能需要執(zhí)行許多時(shí)鐘周期，在此期間追蹤例程無法執(zhí)行。舉例來說，處理器電壓或總線時(shí)鐘比率可能在任何時(shí)間產(chǎn)生變化，無論處理器正在執(zhí)行何種指令，并且可能在指令或指令組執(zhí)行過程中的任何時(shí)間點(diǎn)發(fā)生。

發(fā)明內(nèi)容