[發明專利]3D集成電路結構以及檢測芯片結構是否對齊的方法

有效

• 申請號: 201010229286.2
• 申請日: 2010-07-09
• 公開（公告）號: CN102315197A
• 公開（公告）日: 2012-01-11
• 發明（設計）人: 朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L25/00;H01L21/66
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 馬佑平

技術領域

本發明涉及半導體領域，更具體地，涉及一種3D集成電路結構以及檢測芯片結構是否對齊的方法。

背景技術

隨著半導體器件的尺寸越來越小，集成電路發展的趨勢是在越來越小的芯片上集成越來越多的電子器件。3D集成電路需要將芯片與芯片、芯片與晶片、晶片與晶片之間進行結合。然而在芯片或晶片的結合過程中由于對齊誤差，可能會造成短路或互連開路等問題，集成電路的可靠性大大降低，也很大程度上增加了集成電路制造的成本。

有鑒于此，需要提供一種新穎的3D集成電路結構以及檢測芯片結構是否對齊的方法，以增大互連的可靠性。

發明內容

本發明的目的在于提供一種3D集成電路結構以及檢測半導體襯底是否對齊的方法，以克服上述現有技術中的問題。

根據本發明的一方面，提供了一種3D集成電路結構，包括：第一芯片結構，所述第一芯片結構包括第一半導體襯底、第一絕緣層以及第一檢測結構，其中第一絕緣層位于第一半導體襯底上，第一檢測結構嵌入于第一絕緣層形成；第一檢測結構包括：分布于第一絕緣層兩側的檢測基體，檢測基體包括第一導體、至少兩個第二導體和至少一個第三導體；其中，第一導體位于第一絕緣層的一側，并與第二導體的一端連接；第三導體形成于第二導體之間并與第二導體之間絕緣，第三導體遠離第一導體的第一端部呈階梯狀變化；其中，第三導體與第二導體之間正對的長度相等，并且在第三導體的長度所在的方向上，位于兩側的檢測基體上互相對應的第一端部的投影之間距離相等。

優選地，第二導體與第三導體平行分布；并且位于兩側的檢測基體上且互相對應的第三導體位于一條直線上。

優選地，第三導體靠近第一導體的第二端部相齊。

優選地，第二導體長度相等且兩端相齊。

優選地，第一導體連接有第一導電引腳。

優選地，第一導體、第二導體和第三導體暴露在第一絕緣層表面的形狀為條狀，并且所述第二導體和第三導體與所述第一導體垂直。

優選地，第一導體、第二導體和第三導體由包括Cu、Al、W、Ti、Ni、TiAl中任一種或多種的組合形成。

優選地，上述3D集成電路結構進一步包括：第二芯片結構，所述第二芯片結構包括第二半導體襯底、第二絕緣層以及第二檢測結構，第二絕緣層位于第二半導體襯底上，第二檢測結構嵌入于第二絕緣層形成；第二檢測結構包括第四導體，第四導體位于第二絕緣層的中部；其中，第一檢測結構和第二檢測結構相對結合，第四導體至少能與一條第三導體電連接從而與第二導體構成電容。

優選地，第四導體上連接有第二導電引腳。

優選地，第四導體在第三導體的長度所在的方向上的寬度，略大于位于兩側的檢測基體上互相對應的第一端部的投影之間距離。

優選地，第四導體由包括Cu、Al、W、Ti、Ni、TiAl中任一種或多種的組合形成。

根據本發明的另一方面，提供了一種檢測芯片結構是否對齊的方法，包括形成第一芯片結構，形成第二芯片結構，以及進行檢測。具體的過程如下。

形成第一芯片結構，包括：提供第一半導體襯底，在第一半導體襯底上形成第一絕緣層，嵌入第一絕緣層形成第一檢測結構；第一檢測結構包括：分布于第一絕緣層兩側的檢測基體，檢測基體包括第一導體、至少兩個第二導體和至少一個第三導體；其中，第一導體位于第一絕緣層的一側，并與第二導體的一端連接；第三導體形成于第二導體之間并與第二導體之間絕緣，第三導體遠離第一導體的第一端部呈階梯狀變化；其中，第三導體與第二導體之間正對的長度相等，并且在第三導體所在的方向上，位于兩側的檢測基體上互相對應的所述第一端部的投影之間距離相等。

形成第二芯片結構，包括：提供第二半導體襯底，在第二半導體襯底上形成第二絕緣層，嵌入第二絕緣層形成第二檢測結構；第二檢測結構包括第四導體，第四導體位于第二絕緣層的中部；將第一檢測結構和第二檢測結構相對結合，第四導體至少能與一條第三導體電連接從而與第二導體構成電容，進行如下判斷：如果第四導體與位于兩側的第二導體之間構成的電容大小相等，則判斷第一芯片結構與第二芯片結構之間是對齊的，如果第四導體與位于兩側的第二導體之間構成的電容大小不等，則判斷第一芯片結構與第二芯片結構之間是錯位(mis-alignment)的。

優選地，第二導體與第三導體平行分布；并且位于兩側的檢測基體上且互相對應的第三導體位于一條直線上。

優選地，第三導體靠近第一導體的第二端部相齊。

優選地，第二導體長度相等且兩端相齊。