[發(fā)明專利]一種高壓恒流啟動的內(nèi)部電源電路

有效

• 申請?zhí)枺?/td>: 201010229125.3
• 申請日: 2010-07-16
• 公開（公告）號: CN101901019A
• 公開（公告）日: 2010-12-01
• 發(fā)明（設(shè)計(jì)）人: 代國定;方展忠;劉文昊;楊令
• 申請（專利權(quán)）人: 昌芯(西安)集成電路科技有限責(zé)任公司;深圳市泰德工業(yè)產(chǎn)品設(shè)計(jì)有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 上海翼勝專利商標(biāo)事務(wù)所(普通合伙) 31218
• 代理人: 翟羽

技術(shù)領(lǐng)域

本發(fā)明為一種高壓恒流啟動的內(nèi)部電源電路，屬于電子技術(shù)領(lǐng)域，特別涉及在數(shù)模混合集成電路設(shè)計(jì)中，內(nèi)部電源電壓的電路。

背景技術(shù)

當(dāng)今，開關(guān)電源因?yàn)楦叩碾娫崔D(zhuǎn)換效率等優(yōu)良特性而被大量采用，離線式開關(guān)電源芯片的內(nèi)部電源不可直接由外接交流電或高壓直流電提供，為此需要設(shè)計(jì)內(nèi)部電源電路，用以提供給芯片穩(wěn)定的電源電壓。

內(nèi)部電源電路應(yīng)用于數(shù)模混合集成電路中輸入高電壓轉(zhuǎn)化為芯片內(nèi)部穩(wěn)定的電源電壓的設(shè)計(jì)中，在芯片的工作過程中，往往需要把外部變化較大的高輸入電壓進(jìn)行隔離，轉(zhuǎn)化為芯片內(nèi)部穩(wěn)定的低電源電壓，因此對于高輸入電壓，通常將其經(jīng)過一個啟動穩(wěn)壓電路后，轉(zhuǎn)化為內(nèi)部電源電壓。

參見圖1，現(xiàn)有的離線式開關(guān)電源芯片的內(nèi)部電源包括JFET(junction?field?effect?transistor；結(jié)型場效應(yīng)管)隔離電路、恒流充電電路和過壓檢測電路。參見圖2，所述JFET隔離電路采用JFET進(jìn)行高壓隔離，通過將JFET用作高值電阻對輸入高壓Uin進(jìn)行隔離，并采用恒定電流對電容充電，經(jīng)高壓啟動產(chǎn)生輸出電壓Uout，供給芯片作內(nèi)部電源。參考圖2，然而，這樣產(chǎn)生的輸出電壓Uout值通常較高，且易受電容充放電和溫度的影響，并不十分穩(wěn)定。

發(fā)明內(nèi)容

本發(fā)明的目的是針對上述現(xiàn)有技術(shù)的不足，提供一種高壓恒流啟動的內(nèi)部電源電路，該電路結(jié)構(gòu)簡單，可提供較穩(wěn)定的內(nèi)部電源電壓和良好的負(fù)載能力，且能實(shí)現(xiàn)恒流啟動功能，這使得整個芯片的啟動過程變得容易控制。

為滿足以上要求，本發(fā)明采用的技術(shù)方案是：

一種高壓恒流啟動的內(nèi)部電源電路，用于產(chǎn)生穩(wěn)定的內(nèi)部電源電壓，其特征在于：所述高壓恒流啟動的內(nèi)部穩(wěn)壓電源電路，包括耐高壓LDMOS管隔離電路、恒流充電電路、電壓基準(zhǔn)電路及電平移位電路；所述耐高壓LDMOS管隔離電路包括限流電阻和LDMOS調(diào)整管，所述耐高壓LDMOS管隔離電路的輸入端連接電源引腳HVin，同時接受所述恒流充電電路電路的信號，用于控制調(diào)整管的柵極，保證電路的正常啟動和輸出電壓的穩(wěn)定；所述恒流充電電路包括檢測電阻和反饋電流鏡，所述恒流充電電路連接LDMOS調(diào)整管的源極，通過檢測充電電流是否過大，來控制調(diào)整管的柵壓，穩(wěn)定充電電流，所述恒流充電電路輸出電壓信號LVout；所述電壓基準(zhǔn)電路包括PTAT電流產(chǎn)生電路及基準(zhǔn)產(chǎn)生電路，將輸出電壓LVout產(chǎn)生一個基準(zhǔn)電壓，供給輸出級；所述電平移位電路包括輸出緩沖級，用于產(chǎn)生更穩(wěn)定的輸出電壓VDD。

所述耐高壓LDMOS管隔離電路包括限流電阻R1和耐高壓LDMOS調(diào)整管MN41，電阻R1的一端接輸入電壓HVin，另一端接LDMOS管MN41的柵極；LDMOS管MN1的漏極接輸入電壓HVin，源極接到恒流充電電路中電阻R2的一端和PMOS管MP2的源極，柵極接限流電阻R1的一端，以及NMOS管MN4和MN11的源極。

所述恒流充電電路由電阻R2、PMOS管MP2及NMOS管MN3和MN4構(gòu)成；電阻R2的一端與PMOS管MP2的源極相連，接到高壓隔離電路中耐高壓LDMOS調(diào)整管MN1的源極，另一端接到PMOS管MP2的柵極，及電壓信號LVout的輸出端；PMOS管MP2的漏極接NMOS管MN3的漏極；NMOS管MN3和MN4的柵極相連，同時接到NMOS管MN3的漏極，NMOS管MN4的漏極接高壓隔離電路中耐高壓LDMOS調(diào)整管MN41的柵極，NMOS管MN3和MN4的源極都接地GND。

所述電壓基準(zhǔn)電路由電阻R3和R4、雙極型晶體管Q1～Q4、PMOS管MP5和MP6以及NMOS管MN7～MN9構(gòu)成；R3的一端接輸出電壓LVout，另一端與NPN管Q1的集電極相連；NPN管Q1的基極和NPN管Q2的基極相連，接到NPN管Q1的集電極，它的發(fā)射極接NPN管Q3的集電極，同時接NPN管Q4的基極；NPN管Q3的發(fā)射極接地，基極接NPN管Q4的集電極；NPN管Q4的發(fā)射極接電阻R4的一端；電阻R4的另一端接地；NPN管Q2的發(fā)射極與NPN管Q4的集電極相連，其集電極與PMOS管MP5的漏極相連；PMOS管MP5的源極接電壓信號LVout的輸出端，柵極接PMOS管MP6的柵極，同時接PMOS管MP5的漏極；PMOS管MP6的源極接輸出電壓LVout，漏極接NMOS管MN7的漏極；NMOS管MN7的漏極和柵極相連，源極接NMOS管MN8的漏極；NMOS管MN8的漏極和柵極相連，源極接NMOS管MN9的漏極；NMOS管MN9的漏極和柵極相連，源極接地；NMOS管MN7～MN9的襯底都和它們的源極相連。