[發明專利]半導體存儲器件及其控制方法

無效

• 申請號: 201010228910.7
• 申請日: 2010-07-14
• 公開（公告）號: CN102005241A
• 公開（公告）日: 2011-04-06
• 發明（設計）人: 石崎達也
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G11C11/4063
• 分類號: G11C11/4063
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

1.一種半導體存儲器件，在其中執行從和向由特定地址指定的存儲器單元連續讀取和連續寫入具有預定長度的數據，所述半導體存儲器件包括：

多個存儲器單元；

地址輸入端子，通過所述地址輸入端子地址被輸入；

數據輸出端子，通過所述數據輸出端子具有所述預定長度的讀取數據被輸出；以及

數據輸入端子，通過所述數據輸入端子具有所述預定長度的寫入數據被輸入，

其中，部分所述地址輸入端子也被用作所述數據輸出端子。

2.一種半導體存儲器件，包括邏輯電路，所述邏輯電路具有根據輸入命令執行被維持在存儲器單元中的數據的連續讀取和連續寫入的功能，其中

所述邏輯電路根據讀取/寫入命令選擇在其上執行連續讀取和連續寫入的存儲器單元；并且

在具有預定長度的數據的連續讀取和連續寫入中的一個的操作被完成之前，所述邏輯電路開始從或者向在其上完成讀取或者寫入的存儲器單元進行連續讀取和連續寫入中的另一個的操作。

3.根據權利要求2所述的半導體存儲器件，進一步包括：

寫入數據保持單元，所述寫入數據保持單元維持通過所述數據輸入端子輸入的寫入數據；和

讀取數據保持單元，所述讀取數據保持單元維持要通過所述數據輸出端子輸出的讀取數據。

4.一種半導體存儲器件的控制方法，包括：

在接收讀取/寫入命令時，通過將特定地址輸出到貯存單元，選擇在其上執行連續讀取和連續寫入的存儲器單元；和

在完成從或者向由所述特定地址指定的存儲器單元進行的具有預定長度的數據的連續讀取和連續寫入中的一個的操作之前，開始從或者向在其上完成讀取或者寫入的存儲器單元進行連續讀取和連續寫入中的另一個的操作。

5.根據權利要求4所述的半導體存儲器件的控制方法，其中

所述半導體存儲器件是在其中執行從和向由特定地址指定的存儲器單元連續讀取和連續寫入具有預定長度的數據的半導體存儲器件，

所述半導體存儲器件包括：

多個存儲器單元；

地址輸入端子，通過所述地址輸入端子地址被輸入；

數據輸出端子，通過所述數據輸出端子具有所述預定長度的讀取數據被輸出；以及

數據輸入端子，通過所述數據輸入端子具有所述預定長度的寫入數據被輸入，并且

部分所述地址輸入端子也被用作所述數據輸出端子。

6.一種具有突發讀取模式和突發寫入模式的半導體存儲器件，包括：

多個存儲器單元；

地址輸入端子，通過所述地址輸入端子部分地址被輸入；

輸出地址共用端子，所述輸出地址共用端子用作用于整個數據的輸出端子，或者用作用于除了所述部分地址之外的剩余的地址部分的地址輸入端子；

數據輸入端子；

控制端子；

讀取寄存器，所述讀取寄存器的長度等于所述突發讀取模式的突發長度；

寫入寄存器，所述寫入寄存器的長度等于所述突發寫入模式的突發長度；

命令解碼器，所述命令解碼器解碼通過所述控制端子提供的輸入；

模式寄存器，通過所述輸出地址共用端子，信息被輸入到所述模式寄存器；以及

邏輯電路，所述邏輯電路接收所述模式寄存器的輸出和所述命令解碼器的輸出，并且控制所述讀取寄存器和所述寫入寄存器。