[發(fā)明專利]一種半導(dǎo)體集成電路及其制造方法

無效

• 申請?zhí)枺?/td>: 201010220784.0
• 申請日: 2010-07-01
• 公開（公告）號: CN102315220A
• 公開（公告）日: 2012-01-11
• 發(fā)明（設(shè)計）人: 謝福淵
• 申請（專利權(quán)）人: 力士科技股份有限公司
• 主分類號: H01L27/095
• 分類號: H01L27/095;H01L29/423;H01L29/43;H01L21/8234;H01L21/336
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 湯保平

1.一種半導(dǎo)體集成電路結(jié)構(gòu)，包括水平地位于該半導(dǎo)體集成電路內(nèi)不同區(qū)域的多個溝槽MOSFET和多個溝槽肖特基整流器，還包括：

第一導(dǎo)電類型的襯底；

第一導(dǎo)電類型的外延層，該外延層位于所述襯底之上，且該外延層的多數(shù)載流子濃度低于所述襯底；

覆蓋所述外延層上表面的絕緣層；

每個所述溝槽MOSFET進(jìn)一步包括：

在所述外延層中的多個第一溝槽柵，每個該第一溝槽柵都襯有柵極氧化層并填充以摻雜的多晶硅層；

第二導(dǎo)電類型的體區(qū)，位于所述外延層的上部分并位于每兩個相鄰的所述第一溝槽柵之間，所述體區(qū)包圍所述第一溝槽柵；

第一導(dǎo)電類型的源區(qū)，靠近所述體區(qū)的上表面并包圍每個所述第一溝槽柵的上部分，所述源區(qū)的多數(shù)載流子濃度高于所述外延層；

多個填充以金屬插塞的溝槽式源體接觸區(qū)，每個該溝槽式源體接觸區(qū)穿過所述絕緣層、所述源區(qū)并延伸入所述體區(qū)；

每個所述溝槽肖特基整流器進(jìn)一步包括：

多個位于所述外延層的第二溝槽柵，每個該第二溝槽柵都襯有柵極氧化層并填充以摻雜的多晶硅層，同時，每兩個相鄰的所述第二溝槽柵之間不存在所述源區(qū)和所述體區(qū)；

多個填充以所述金屬插塞的溝槽式陽極接觸區(qū)，每個該溝槽式陽極接觸區(qū)穿過所述絕緣層并延伸入每兩個相鄰的所述第二溝槽柵之間的所述外延層；

肖特基勢壘層，襯于每個所述溝槽式陽極接觸區(qū)的溝槽和所述金屬插塞之間；和

漏極金屬層，位于所述襯底的下表面，同時用作所述溝槽肖特基整流器的陰極金屬層。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括第二導(dǎo)電類型的歐姆體接觸區(qū)，位于所述溝槽MOSFET的體區(qū)中，且至少包圍每個所述溝槽式源體接觸區(qū)的底部，該歐姆體接觸區(qū)同時位于所述溝槽肖特基整流器的外延層中，至少包圍每個所述溝槽式陽極接觸區(qū)的底部，所述歐姆體接觸區(qū)的多數(shù)載流子濃度高于所述體區(qū)。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括第二導(dǎo)電類型的歐姆體接觸區(qū)，只位于所述溝槽MOSFET的體區(qū)中，且至少包圍每個所述溝槽式源體接觸區(qū)的底部，所述歐姆體接觸區(qū)的多數(shù)載流子濃度高于所述體區(qū)。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括只位于所述溝槽肖特基整流器部分的多個溝槽式肖特基柵接觸區(qū)，每個該溝槽式肖特基柵接觸區(qū)填充以所述金屬插塞，同時穿過所述絕緣層并延伸入所述第二溝槽柵，其中所述第二溝槽柵的寬度大于所述第一溝槽柵的寬度。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括位于所述絕緣層上方的源極金屬層，該源極金屬層與所述溝槽式源體接觸區(qū)中的所述金屬插塞相連，同時與所述溝槽式陽極接觸區(qū)中的所述金屬插塞相連。

6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括至少一個第三溝槽柵，作為所述溝槽MOSFET和所述溝槽肖特基整流器共有的溝槽柵，該第三溝槽柵襯有所述柵極氧化層并填充以摻雜的多晶硅層，同時，該第三溝槽柵與所述第一溝槽柵和所述第二溝槽柵相連，并且，該第三溝槽柵的寬度大于所述第一溝槽柵和第二溝槽柵的寬度。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括至少一個溝槽式柵接觸區(qū)，該溝槽式柵接觸區(qū)填充以所述金屬插塞，穿過所述絕緣層并向下延伸入所述第三溝槽柵中的摻雜的多晶硅層。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括位于所述絕緣層上方的柵極金屬層，該柵極金屬層與所述溝槽式柵接觸區(qū)中的所述金屬插塞相連。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，其中所述溝槽肖特基整理器部分的外延層為單外延層。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路結(jié)構(gòu)，其中所述溝槽肖特基整流器部分的外延層為雙層外延層，其中頂部外延層的多數(shù)載流子濃度低于底部外延層，所述溝槽式陽極接觸區(qū)位于所述頂部外延層中。

11.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路結(jié)構(gòu)，還包括一個位于所述溝槽MOSFET部分的雪崩加強區(qū)和一個位于所述溝槽肖特基整流器部分的肖特基勢壘高度加強區(qū)，該雪崩加強區(qū)位于所述體區(qū)中，包圍每個所述溝槽源體接觸區(qū)位于所述體區(qū)中的側(cè)壁，該肖特基勢壘高度加強區(qū)位于所述外延層中，包圍每個所述溝槽式陽極接觸區(qū)位于所述外延層中的底部和側(cè)壁。