[發明專利]一種形成溝槽式MOSFET溝槽底部厚氧的方法無效
| 申請號: | 201010218619.1 | 申請日: | 2010-07-06 |
| 公開(公告)號: | CN102013394A | 公開(公告)日: | 2011-04-13 |
| 發明(設計)人: | 李鐵生 | 申請(專利權)人: | 成都芯源系統有限公司 |
| 主分類號: | H01L21/28 | 分類號: | H01L21/28;H01L21/285;H01L29/40;H01L29/78 |
| 代理公司: | 成都九鼎天元知識產權代理有限公司 51214 | 代理人: | 詹永斌;徐宏 |
| 地址: | 611731 四川省成都*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 形成 溝槽 mosfet 底部 方法 | ||
技術領域
本發明涉及垂直型溝槽式MOSFET?(Vertical?Trench?MOSFET),更具體地講,本發明涉及形成垂直型溝槽式MOSFET溝槽底部厚氧(Thick?bottom?oxide,TBO)的方法。
背景技術
垂直型溝槽式MOSFET具有高集成密度、大電流能力、低導通電阻和優良的關斷特性等優點。由于上述尺寸和性能的優勢,垂直型溝槽式功率MOSFET迅速得到廣泛應用。垂直型溝槽式MOSFET的電流以垂直方向流過襯底,柵極位于半導體襯底的溝槽內并通常通過填充多晶硅形成。?
眾所周知,在溝槽的底部形成底部厚氧是有多種優點的,可以提高擊穿電壓,降低柵極和漏極之間的電容。專利號為2007/0202650,題名為"Low?Voltage?Power?MOSFET?Device?and?Process?for?Its?Manufacturer"的美國專利公開了一種形成垂直型溝槽式MOSFET溝槽底部厚氧的方法。該方法使用熱氧化(thermal?oxidation)工藝,在溝槽底部裸露的硅上生長二氧化硅層。其缺點是,熱氧化工藝增加了制程所需要的熱量。?
專利號2005/0236665,題名為"Trench?MIS?Device?Having?Implanted?Drain/Drift?Region?and?Thick?Bottom?Oxide?and?Process?for?Manufacturing?the?Same"?的美國專利公開了另外一種形成底部厚氧的方法。該方法使用熱生長(thermal?growth)或者傳統的化學氣相沉積(chemical?vapor?deposition)工藝形成底部厚氧,同時需要制作側壁間隔(side?spacer)。缺點是,該方法增加了制程所需要的熱量,并且不適合溝槽高寬比(aspect?ratio)較大的溝槽式MOSFET。?
發明內容
為解決上述問題,本發明給出了一種形成溝槽式MOSFET溝槽底部厚氧的方法。
本發明給出的一種形成溝槽式MOSFET溝槽底部厚氧的方法包括:在半導體襯底內形成溝槽;使用高密度等離子體化學氣相沉積工藝,在半導體襯底上表面、溝槽內和溝槽側壁生成二氧化硅;去除半導體襯底上表面的二氧化硅;以及去除溝槽側壁的二氧化硅。
根據本發明的實施例,本發明還包括一氮化層,所述氮化層形成于使用高密度等離子體化學氣相沉積工藝之前,所述氮化層作為化學機械拋光工藝的停止層。
本發明還給出一MOSFET溝槽,溝槽內有底部厚氧,所述MOSFET溝槽包括:?溝槽,所述溝槽位于半導體襯底內;?以及底部厚氧,位于溝槽底部,所述底部厚氧使用下述方法形成:使用高密度等離子體化學氣相沉積工藝,在半導體襯底上表面、溝槽內和溝槽側壁生成二氧化硅;去除半導體襯底上表面的二氧化硅;以及去除溝槽側壁的二氧化硅。
本發明還給出一種形成溝槽式MOSFET溝槽底部厚氧的方法,該方法包括:在硅襯底上形成外延層,所述外延層與所述硅襯底具有相同導電類型;在所述外延層上形成硬掩膜板,使用所述硬掩膜定義溝槽區域;通過選擇性的刻蝕所述外延層和使用所述硬掩膜板,在所述外延層上形成溝槽;使用高密度等離子體化學氣相沉積工藝,在半導體襯底上表面、溝槽內和側壁生成二氧化硅;去除襯底上表面的二氧化硅;以及去除溝槽側壁的二氧化硅。
本發明還給出一種形成溝槽式MOSFET溝槽底部厚氧的方法,該方法包括:在半導體襯底上形成外延層,所述外延層與所述半導體襯底具有相同導電類型;在外延層上形成硬掩膜,使用所述硬掩膜定義溝槽區域;通過選擇性的刻蝕所述外延層和使用所述硬掩膜,在所述外延層上形成溝槽;使用高密度等離子體化學氣相沉積工藝,在半導體襯底上表面、溝槽底部和溝槽側壁生成二氧化硅;去除溝槽側壁的二氧化硅;使用熱氧化工藝在溝槽側壁形成柵氧;沉積多晶硅層,直至溝槽被充分填滿;使用化學機械拋光工藝,直至去除硬掩膜上的多晶硅和二氧化硅;使用離子注入技術在外延層上注入離子,使得外延層的頂部部分與外延層導電類型相反。
本發明使用的高密度等離子體化學氣相沉積工藝發生于300攝氏度以下,熱預算較低,并可適合于制作溝槽高寬比更大的溝槽式MOSFET。
附圖說明
圖1-7示出根據本發明的一個實施例的垂直型溝槽式MOSFET溝槽底部厚氧形成過程的襯底剖面圖;
圖8示出形成柵極和源極后的垂直型溝槽式MOSFET;
圖9-13示出根據本發明的另一實施例的垂直型溝槽式MOSFET溝槽底部厚氧形成過程的襯底剖面圖。
具體實施方式
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都芯源系統有限公司,未經成都芯源系統有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010218619.1/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種跳汰機的排料裝置
- 下一篇:雙面弧T型波襯板
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





