[發明專利]半導體器件處理方法無效
| 申請號: | 201010218315.5 | 申請日: | 2010-06-28 |
| 公開(公告)號: | CN101958247A | 公開(公告)日: | 2011-01-26 |
| 發明(設計)人: | 浜中信秋;笠間佳子 | 申請(專利權)人: | 瑞薩電子株式會社 |
| 主分類號: | H01L21/3205 | 分類號: | H01L21/3205;H01L21/60 |
| 代理公司: | 中原信達知識產權代理有限責任公司 11219 | 代理人: | 孫志湧;穆德駿 |
| 地址: | 日本神*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 處理 方法 | ||
技術領域
本發明涉及一種用于制造半導體器件的方法以及由此制造的半導體器件。?
背景技術
各種半導體器件的操作速度會受到通過器件中互連的信號傳播延遲限制。互連的延遲常數是互連電阻乘以互連之間的電容的函數。因此,互連之間電容的減小能夠改善這種器件的操作速度。?
隨著芯片尺寸不斷減小,必須以不斷減小的更小節距形成下層互連。因此,下層互連之間的高電容會導致諸如由晶體管寄生電容增加引起的互連之間串擾和功耗增加的顯著問題。?
低電阻互連技術,所謂的鑲嵌方法,被廣泛地用于形成多層銅互連結構。在鑲嵌方法中,基于由彼此的頂面上形成互連層的工藝中的光刻所形成的圖案,對在互連層之間形成的絕緣膜進行干法蝕刻。由于在用于形成銅互連的工藝中層間絕緣膜用作鑄模,所以會在絕緣膜中形成空缺以減小k值(相對介電常數),或者在形成互連之后通過去除絕緣膜形成空氣空隙,由此減小互連之間的電容。?
“Proceedings?of?IITC?2008,p.196(R.Gras等人)”描述了用于形成空氣空隙的下述方法。首先,通過使用二氧化硅(SiO2)膜作為層間絕緣膜的鑲嵌方法來形成互連層。然后,在互連層上形成薄SiCN膜。在SiCN層上形成光致抗蝕劑,并且使用該光致抗蝕劑來對化學物注入口進行構圖。通過干法蝕刻來形成化學物注入孔,然后去除光致抗蝕劑,并經由晶片的表面注入氫氟酸(HF)來溶解SiO2膜以形成空?氣空隙。然后,形成上層互連層。?
日本專利特開公布No.2008-166726公開了一種僅在需要空氣空隙的區域中提供空氣空隙的技術,從而使由空氣空隙引起的機械強度降低最小化。?
然而,本發明的發明人發現了有關這些常規技術的下述問題。日本專利特開公布No.2008-166726中描述的技術需要金屬環,所述金屬環將要被形成空氣空隙的區域與不形成空氣空隙的區域隔離開。在CMP(化學機械拋光)工藝中在金屬環的周圍會產生腐蝕。因此,該技術為了滿足對由諸如銅的金屬制成的互連中的電阻的規格有設計限制,所以需要以預定的距離或更加遠離金屬環來提供互連。?
此外,如果等離子體處理在金屬環形成之后進行,則來自等離子體的荷電粒子的積聚會損壞所述環。從而,金屬會擴散到周圍區域中。擴散的金屬能夠附著到附近的互連以引起短路。如果金屬環小,則在上述的荷電粒子積聚的過程中能夠在環的內部產生渦流磁場。渦流磁場能夠通過環內部的互連來影響晶體管的操作。?
此外,如果下層互連之間的絕緣膜中的空氣空隙太大,則互連的機械強度變得不足夠。當在其中形成空氣空隙的互連上形成焊料塊或將結合線連接到互連時,對互連施加強壓力。該壓力能夠產生諸如在焊料塊或結合線正下方的互連中的圖案倒塌的問題。因此,需要僅從需要互連之間低電容的區域去除絕緣膜的同時在需要機械強固結構的同一下層互連層中的區域中留下絕緣膜的工藝。?
發明內容
根據本發明的一個方面,提供一種半導體器件制造方法,包括步驟:?
在覆蓋基板的絕緣膜上形成掩模;?
從絕緣膜的第一區域去除掩模,同時在絕緣膜的第二區域中留下掩模;?
在掩模遮蔽第二區域的同時使第一區域暴露到等離子體中,以便通過隨后的處理使第一區域更易于去除;?
從第二區域去除掩模;?
在第一和第二區域的每個區域中形成至少一個金屬互連;以及?
選擇性去除第一區域,以形成與第一區域中形成的金屬互連相鄰的空氣空隙,同時保留第二區域。?
根據本發明,用掩模膜覆蓋絕緣膜的特定區域并且通過等離子體處理來選擇性地處理未被掩模膜覆蓋的區域。相對于沒有由等離子體處理的區域,在由等離子體處理的區域中能夠增加絕緣膜的蝕刻速率。因此,能夠從由等離子體處理的區域選擇性地去除絕緣膜以形成空氣空隙,同時能夠在需要機械強度的區域中留下絕緣膜。從而,能夠以高產量制造能高速操作的半導體器件。?
附圖說明
從下面結合附圖的描述,本發明的上述和其他目的、優勢和特征將更明顯,其中:?
圖1A和1B是示出根據實施例的半導體器件制造方法的示意圖;?
圖2A和2B是示出根據實施例的半導體器件制造方法的示意圖;?
圖3A和3B是示出根據實施例的半導體器件制造方法的示意圖;?
圖4A和4B是示出根據本實施例的半導體器件制造方法的示意圖;?
圖5是根據實施例的半導體器件的示意性橫截面圖;?
圖6是根據實施例的半導體器件的示意性橫截面圖;?
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于瑞薩電子株式會社,未經瑞薩電子株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201010218315.5/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





