[發明專利]制造半導體器件的方法及設備

無效

• 申請號: 201010218293.2
• 申請日: 2010-06-28
• 公開（公告）號: CN101986422A
• 公開（公告）日: 2011-03-16
• 發明（設計）人: 高橋信明;小室雅宏
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/3205
• 分類號: H01L21/3205
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 孫志湧;穆德駿

本申請基于日本專利申請No.2009-175739，其內容通過引用包含于此。

技術領域

本發明涉及一種制造半導體器件的方法和設備。

背景技術

用于連接例如引線或凸塊的金屬膜形成在半導體器件的電極上。形成該金屬膜的方法之一是化學鍍方法。

半導體器件的電極連接到形成在襯底上的半導體元件。半導體元件包括p型雜質區和n型雜質區之間的結區。當光入射在結區上時，通過光電效應在連接到p型雜質區的電極和連接到n型雜質區的電極之間會產生光伏電力。因此，當光入射在通過化學鍍方法處理的半導體器件上時，在連接到p型雜質區的電極和連接到n型雜質區的電極之間鍍金屬膜的厚度不均勻。

日本特開專利公布NO.2004-273958公開了一種技術，其中，當在半導體襯底上進行化學處理以及在半導體襯底上進行水洗工藝時，化學處理槽放置在遮光環境中，并且水洗槽放置在非遮光環境中。

發明內容

近年來，包括多個鍍金屬膜的多層結構被用作電極上的金屬膜。在這種情況下，為化學鍍準備多個鍍槽。然而，當所有鍍槽布置在遮光環境中時，增加了構建鍍槽所需要的初始成本。另外，由于很難在視覺上監視這些鍍槽，所以花費了很多勞動來管理工藝。因此，優選減少布置在遮光環境中的鍍槽的數量。

在一個實施例中，提供了一種制造半導體器件的方法。該方法包括使用化學鍍方法在半導體襯底上形成多個金屬膜的層疊結構。形成金屬膜包括：使用第一鍍槽進行包括還原反應的化學鍍工藝；和使用第二鍍槽進行僅通過置換反應的化學鍍工藝。使用第一鍍槽進行的包括還原反應的化學鍍工藝是在遮光環境中進行的，而使用第二鍍槽進行的僅通過置換反應的化學鍍工藝是在非遮光環境中進行的。

在另一個實施例中，提供了一種使用化學鍍方法在半導體襯底上形成多個金屬膜的層疊結構的制造半導體器件的設備。該設備包括：在遮光環境中進行包括還原反應的化學鍍工藝的第一鍍槽，和在非遮光環境中進行僅通過置換反應的化學鍍工藝的第二鍍槽。

包括還原反應的化學鍍工藝包括使用鍍方法形成膜的整個工藝的一部分涉及還原反應的情形，以及使用鍍方法形成膜的整個工藝都涉及還原反應的情形。僅通過置換反應的化學鍍工藝意味著使用鍍方法形成膜的整個工藝是通過置換反應進行的，但是使用鍍方法形成膜的工藝不涉及還原反應。

本發明人已經研究了來自半導體元件的光伏電力的影響和使用化學鍍方法形成膜的工藝中的反應機制之間的關系。研究結果表明，在涉及還原反應的化學鍍工藝中，沉積速度大大依賴于光伏電力。然而，在僅通過置換反應的化學鍍工藝中，沉積速度幾乎不依賴于光伏電力。也就是說，本發明人發現了：在涉及還原反應的化學鍍工藝中光伏電力的影響大，而在僅通過置換反應的化學鍍工藝中該影響不必考慮。這意味著僅通過置換反應的鍍工藝不需要要求復雜裝備的遮光環境。在這種情況下，僅通過置換反應的鍍工藝意味著通過置換反應進行整個膜形成工藝，而不涉及還原反應，這一點將在后面描述。

根據鍍液中形成鍍膜的材料或添加劑(例如，還原劑)的材料，可能產生下面兩種情形(1)和(2)：(1)當整個膜形成工藝涉及還原反應或置換反應時；和(2)當膜形成工藝在工藝的開始時涉及置換反應，然后涉及還原反應(置換反應和還原反應之間的分界是給定的厚度)時。在情形(1)中，膜形成工藝僅通過還原反應進行。然而，在情形(2)中，當改變反應機制時，受沉積期間光伏電力的影響，沉積速度快速變化，這導致在每種沉積批次(lot)中膜厚度變化。為了防止厚度的變化，需要在設計還原反應時進行整個沉積工藝，并且在整個沉積工藝的一部分中包括還原反應的化學鍍工藝需要在遮光環境中進行。

在本發明中，基于使用化學鍍方法形成膜的工藝中的反應機制設置非遮光環境中進行鍍工藝和遮光環境中進行鍍工藝之間的分界。也就是說，整個膜形成工藝不包括還原反應而是僅通過置換反應進行的化學鍍工藝在非遮光環境中進行，而整個膜形成工藝的一部分包括還原反應的化學鍍工藝在遮光環境中進行。通過這種方式，能夠提供能簡化制造裝置的結構和減少工藝監視負擔的制造半導體器件的方法和設備。

根據上述本發明的實施例，能夠減少布置在遮光環境中的鍍槽的數量。

附圖說明

結合附圖，由以下一些優選實施例的描述，本發明的上述和其它目的、優點和特征將變得更明顯，其中：

圖1是示出根據本發明的第一實施例的半導體器件制造方法的主要部分的流程圖；

圖2是示出根據第一實施例的半導體制造設備的結構的圖；

圖3是示出根據第一實施例的整個半導體器件制造方法的流程圖；